V96BMC Rev.D
表3 ：信号说明
内存接口信号
信号
AA[11:0]
AB [11 ：0]的
TYPE
O
12-3
R
a
X
描述
叶片A和B的行和列地址，复用在同一
销。当选择非交错操作，只有地址总线
AA应该被使用。
行地址选通。这些选通指示一个有效的存在
行地址总线上的AA （B）的[11：0 ] 。这些信号是要加以控制的
连接的一个存储器的每个32位的叶。
列地址选通。这些选通锁存从一列地址
AA （B）的[11：0 ] 。它们被分配1 ，以在叶每个字节。
内存写使能。这些都是DRAM写选通。一个是
提供每个叶片，以减少信号的负载。
刷新正在进行。这个输出是多功能信号。信号
名称，因为它出现的逻辑符号，是默认的信号名称。
这个信号给出通知的刷新周期被执行。该
时序导致RAS只有一个周期刷新。该输出还可以
函数作为AUX定时器中断。
RASA [3 ：0]的
RASB [3 ：0]的
CASA [3 ：0]的
CASB [3 ：0]的
MWEA
MWEB
O
12-3
H
O
12-3
O
12-3
H
H
RFS / AUXT
O
12
H
CON组fi guration
信号
HMODE
TYPE
I
R
描述
连接至Vcc （用于i960Cx ）或GND （用于i960Hx / Jx的） 。
缓冲控制信号
信号
TYPE
R
描述
数据发送A和B这些输出的多功能信号。
的信号名称，因为它们出现在逻辑符号，是
默认的信号名称（模式0 ） 。这些输出的目的是为了
控制缓冲器输出使在数据读取事务，并在
效果，控制数据从每个存储器叶多路复用到
在i960Cx / HX / Jx的数据总线。
这些输出模式无关，但是，在该定时
信号改变为不同的操作模式。他们控制变压器
父母锁持有期间写入事务传送的数据。
在模式0和1时，锁存器的控制按照CAS的用于定时
每个叶，而在模式2和3的LEA和LEB的定时是
缩短到1/2个时钟周期。
本地总线接口
TXA
TXB
O
12
H
LEA
LEB
O
12
L
版权所有 1998年， V3半导体公司
V96BMC版D数据手册Rev 3.2
3
