KAD5512P
工作原理
功能说明
该KAD5512P是基于12位， 250MSPS A / D
它利用一个流水线连续转换器芯
近似的体系结构（图23） 。输入电压为
通过捕获一个采样保持放大器（ SHA ）和转换
以电荷的单元。专有的电荷域技术
用于连续地输入到比较一系列
参考费用。在连续做出的决定
近似运算确定所述数字代码
每个输入值。该转换器的管道需要六个
采样以产生一个结果。数字误差校正也
施加，导致7和一个半总延迟
时钟周期。这是显而易见的，以用户为一个时间滞后
转换的开始和该数据的存在之间
上提供数字输出。
用户启动复位随后可以在被调用
事件即前面提到的条件，不能
满足上电时。
SDO引脚需要一个外部4.7kΩ上拉至OVDD 。
如果SDO引脚被外部电期间拉低，
校准将无法正确执行。
之后，电源稳定，内部上电复位
发布RESETN和一个内部上拉就拉大
在开始校准过程。当RESETN引脚
由外部逻辑驱动，它应连接到一个
漏极开路输出的少开状态泄漏比
0.5毫安，以确保从复位状态退出。一个驱动程序，
可以从逻辑低切换到高阻抗可以
也可以用来驱动RESETN提供的高
阻抗状态泄漏小于0.5毫安和
逻辑电压是相同的。
校准序列上的上升沿启动
RESETN ，如图24.超范围输出
（OR ）为高，一旦RESETN被拉低，并且保持在
这种状态直到校准完成。在OR输出
返回到当时正常操作，所以重要的是
模拟输入是转换器的满量程范围内
范围观察的转变。如果输入是在一个过
范围条件下，或PIN将保持高，也不会
能够检测校准周期结束。
尽管RESETN为低电平时，输出时钟
（ CLKOUTP / CLKOUTN ）设置为低。正常运行
输出时钟恢复，在接下来的输入时钟边沿
RESETN后（ CLKP / CLKN ）失效。在250MSPS
标称校准时间为200ms ，而
最大校准时间是550ms 。
开机校准
在ADC执行自校准在启动时。一
内部上电复位（POR ）电路检测到所述电源
电压斜坡，并且启动校准时的
模拟和数字电源电压高于阈值。
以下条件必须遵守的
开机校准成功执行：
频率稳定转换时钟必须应用
到CLKP / CLKN引脚
DNC销（尤其3,4和18 ）不能被拉出
向上或向下
SDO （引脚66 ）要高
RESETN （引脚25 ）必须开始低
SPI通信不得尝试
时钟
GENERATION
INP
SHA
客栈
2.5-BIT
FL灰
6-STAGE
1.5-BIT/STAGE
3-STAGE
1-BIT/STAGE
3-BIT
FL灰
1.25V
+
–
数字
错误
更正
LVDS / LVCMOS
输出
图23. ADC内核框图
18
FN6807.4
2010年10月1日
