KAD5612P
数字输出
输出的数据可以作为在一个并行总线符合LVDS
兼容或CMOS模式。在任一情况下，数据
呈现在双倍数据速率（DDR）的格式
可在交替的A和B信道数据
时钟边沿。当CLKOUT低通道A的数据
输出，而在高相位通道B数据是
呈现。图1和图2示出了定时关系
船舶LVDS和CMOS模式，分别。
另外，驱动电流的LVDS方式可以是
设置为标称3毫安或节电2毫安。该
低电流设定可以在设计中被使用
接收机在物理上接近到ADC。
此设置的适用性取决于
PCB布线，因此用户应该尝试着去
确定是否性能下降是观察。
输出模式和LVDS驱动电流是SE-
经由OUTMODE销口做为示于表2 。
OUTMODE销
AVSS
FL燕麦
AVDD
待定
图35.功耗与采样率， LVDS模式
待定
模式
LVCMOS
LVDS ， 3毫安
LVDS ， 2毫安
表2. OUTMODE PIN设置
的输出模式，也可以通过控制
SPI端口，覆盖OUTMODE引脚设置。
在此细节被包含在
串行外设
接口
部分。
外部电阻产生的偏置可以为LVDS driv-
ERS 。一个10kΩ ， 1 ％的电阻必须从连接
RLVDS销到OVSS 。
图36.功耗与采样率， CMOS模式
打盹/休眠
该装置的部分可以被关闭以节省
在次电源时， ADC的操作不
所需。两种省电模式：
打盹和睡眠。打盹模式降低功耗耗散
和灰至40毫瓦，并恢复到正常操作状态中
大约为1μs 。休眠模式可降低功率耗散
而不能使为10mW ，但需要1ms的恢复。该
时钟应保持运行状态，并在一个固定的频
午睡或休眠期间昆西。从恢复时间
打盹模式会增加，如果时钟停止，因为
内部DLL可能需要长达52μs的恢复锁
250MSPS.
默认情况下，之后的设备上电后，午睡
和睡眠状态由NAPSLP销作为控制
如表3所示。
NAPSLP PIN
AVSS
FL燕麦
AVDD
功耗
由KAD5612P的功耗主要是
依赖于采样速率的，但也与
输入信号中的CMOS输出模式。有一
静态偏置在模拟供给，剩下的同时
功耗线性相关样本
率。输出电源耗散约为
恒定在LVDS模式下，但线性相关的
时钟频率在CMOS模式。图35和36
说明了这些关系。
模式
正常
睡觉
觉
表3. NAPSLP PIN设置
修订版0.5.1初步
第17页
