U63764
设备操作
该U63764具有两个单独的操作模式：
SRAM模式和非易失性模式。内存ope-
率SRAM模式为标准静态RAM 。
数据传输在非易失模式从SRAM到
EEPROM （存储操作），或者从EEPROM中
SRAM （调用操作） 。在这种模式下的SRAM
功能被禁止。
STORE周期可能在用户控制下通过启动
软件序列也将自动启动
当芯片的电源电压电平下降
低于V
开关
。 RECALL操作都是自动
在通电时启动，并且还可以发生在
V
CC
上升超过V
开关
，经过低功耗状态。
RECALL周期，也可以通过软件启动
序列。
SRAM读
该U63764执行一个读周期时E和
G为LOW和W为高电平。地址指定的
引脚A0 - A12决定了的8192个字节的数据
将被访问。当读取由开始
地址转换，输出将是一个延迟后有效
的t
cR
。如果读取用E或G发起，输出将
是在t有效
一（ E）
或者在t
一（ G）
，以较迟者为准。数据
输出将反复响应地址变更
内的T
cR
无需转换的存取时间
在任何控制输入引脚，并且将一直有效，直到
另一个地址变更，或直到E或G被带到
高或W变为低电平。
SRAM写
写周期完成时E和W分别
低。地址输入之前必须是稳定的
进入写周期，必须保持稳定，直到
东或者西变为高电平的周期的末尾。该
引脚DQ0数据 - 7将被写入，如果它的记忆
有效吨
SU（ D）
在W控制的写在年底前或
t
SU（ D）
一个E控制的写在年底前。
所以建议G的过程中保持高
整个写周期，以避免对数据总线争用
通用I / O线。若G是左低，内部电路会
关闭输出缓冲器吨
DIS （ W）
W后变低。
自动STORE
在正常操作中， U63764将利用当前
从V
CC
收取了一个集成电容器。这
存储的电荷将通过所述芯片可用于执行一个赎罪
GLE存储操作。如果在V的电压
CC
针
低于V
开关
，该部分将自动断开
来自外部电源的NECT的内部组件
电源为150 ns的典型延迟和启动
与T STORE操作
PDSTORE
最大。 10毫秒。
2006年3月31日
沙头角管制＃ ML0055
11
1.
2.
3.
4.
5.
6.
阅读地址
阅读地址
阅读地址
阅读地址
阅读地址
阅读地址
0000
1555
0AAA
1FFF
10F0
0F0F
（十六进制）
（十六进制）
（十六进制）
（十六进制）
（十六进制）
（十六进制）
有效的读
有效的读
有效的读
有效的读
有效的读
发起STORE
周期
为了防止不必要的存储操作，自动
马蒂奇STORE将被忽略，除非至少有一个
由于大多数WRITE操作已经发生
最近存储或调用周期。软件启动
是否商店周期无论执行
不是写操作发生。
SRAM的读写操作是在亲
格雷斯后断电自动STORE周期
请求被定时间之前完成
启动存储操作。
在t
延迟
多个SRAM读取操作
成行。如果一个写过程中它会被允许
时间t
延迟
，即可完成。任何SRAM写周期
在V后要求
CC
引脚低于V
开关
会
抑制。
自动召回
上电时，自动RECALL发生。在
低功率状态（电源电压V <
开关
)
内部调用请求会被锁存。一旦
作为电源电压超过检测电压
V
开关
，请求RECALL周期将自动
发起并会采取吨
恢复
来完成。
如果U63764处于写状态，在电源的端
起来回忆一下， SRAM的数据将被破坏。
为了避免这种情况，一个10 kΩ的电阻应为
连接W和电源电压之间。
非易失性软件商店
该U63764软件控制STORE周期倡
泰德从6 spe-执行顺序的读周期
cific地址位置。由仅仅依靠读周期，
该U63764实现非易失性操作，而
其余标准8K ×8 SRAM的兼容。
在商店周期，先前的非的擦除
易失性数据被首先执行，然后是平行
所有的非易失性元件的编程。一旦
商店周期开始，进一步的输入和输出是
禁用，直到周期结束。
因为地址的序列被用于商店
开始时，重要的是，没有其他的READ或WRITE
存取介入的序列或该序列中
将被中止。
启动存储周期以下READ
序列必须执行：
1.0版
