位置：首页 > IC型号导航 > 首字符L型号页 > 首字符L的型号第871页 > LPC2104FBD48/01 > LPC2104FBD48/01 PDF资料 > LPC2104FBD48/01 PDF资料2第23页
恩智浦半导体
LPC2104/2105/2106
单芯片32位微控制器
3.运行有充分选择的级别CRP3申请禁止通过任何接入芯片
JTAG管脚和ISP 。这种模式有效地禁止使用P0 ISP覆盖[ 14 ]
脚了。它是由用户的应用程序，以提供（如果需要的话）一个佛罗里达州灰更新
使用IAP机制来电或调用重新调用ISP命令来启用FL灰更新
通过UART 0 。
小心
如果三级代码读保护（ CRP3 ）时，没有前途的工厂测试可
在设备上执行。
6.18.5外部中断输入
该LPC2104 /二千一百〇六分之二千一百〇五包括三个外部中断输入引脚可选
功能。外部中断输入可用于唤醒处理器
从掉电模式。
6.18.6存储器映射控制
存储器映射控制改变了中断向量的映射。
开始于地址0×0000 0000载体可以被映射到片上的底
佛罗里达州灰存储器，或以片上静态RAM。这使得在不同的内存中运行的代码
空间有中断的控制权。
6.18.7功率控制
该LPC2104 /二千一百〇六分之二千一百〇五支持两种低功耗模式：空闲模式和掉电
模式。在待机模式下，指令的执行被暂停，直到产生复位或中断
发生。外围功能在空闲模式下的操作，可能产生
中断来使处理器恢复执行。空闲模式使电源
由处理器自身，存储器系统和相关的控制器和内部总线。
在掉电模式下，振荡器被关闭，芯片没有任何的内部时钟。
处理器状态和寄存器，外设寄存器和内部SRAM的值
保存在掉电模式和芯片输出引脚的逻辑电平保持
静态的。在掉电模式下可以终止和正常运行恢复或者通过
复位或的不需要时钟功能的某些特定网络连接中断C 。由于所有
该芯片的动态操作都被暂停，掉电模式使芯片功耗
消耗几乎为零。
的功率，可以控制每个外设单独允许外围设备是
关闭如果不需要在应用程序中他们并导致额外的功率
节约。
6.18.8 APB
建业分频器决定处理器时钟（ CCLK）和之间的关系
时钟使用的外围设备（ PCLK ） 。建业分频器有两个用途。在科幻RST
是通过APB以提供具有所需的PCLK的外围设备，以便它们可以在操作
速度选择的ARM处理器。为了实现这一点， APB可以减缓
向下
1
2
to
1
4
的处理器的时钟速率。由于建业必须正常工作
电（和它的时间不能更改，如果它不，因为APB分频器控制工作
寄存器驻留在APB ） ，在复位后的默认状态是建业以运行
1
4
的
LPC2104_2105_2106_7
NXP B.V. 2008保留所有权利。
产品数据表
牧师07 - 2008年6月20日
23 41
