恩智浦半导体
LPC2917 / 01 ; LPC2919 / 01
ARM9微控制器，带有CAN和LIN
9.5动态特性：外部静态存储器
表40.外部静态存储器接口动态特性
V
DD （ CORE）
= V
DD （ OSC_PLL ）
; V
DD （ IO ）
= 2.7 V至3.6 V ; V
DDA(ADC3V3)
= 3.0 V至3.6 V ;所有电压都相对于
地面上。
[1]
符号
T
CLCL
t
一（R ） INT
t
一（ W） INT
t
CSLAV
t
OELAV
t
CSLOEL
t
SU（ DQ ）
t
H（ D）
t
CSHOEH
参数
时钟周期时间
内部读取访问时间
内部写访问时间
CS低到地址有效
时间
OE低到地址有效
时间
CS低到OE低电平时间
数据输入/输出设置
时间
数据输入保持时间
CS高到OE高时间
条件
民
8
-
-
5
5
WSTOEN
×
T
CLCL
-
11
0
-
-
-
-
典型值
-
-
-
2.5
2.5
WSTOEN
×
T
CLCL
0 + WSTOEN
×
T
CLCL
16
2.5
0
最大单位
100
ns
20.5纳秒
24.9纳秒
-
-
-
22
5
-
ns
ns
ns
ns
ns
ns
ns
ns
ns
读周期参数
t
BLSLBLSH
BLS低到高BLS时间
t
OELOEH
t
BLSLAV
OE低到OE高时间
BLS低到地址有效
时间
CS高BLS的高电平时间
CS低到WE低电平时间
CS低到BLS低电平时间
WE低到数据有效时间
CS低到数据有效时间
WE低到高WE时间
[4]
[3]
[2]
(WST1
WSTOEN 1 ）
×
-
T
CLCL
(WST1
WSTOEN 1 ）
×
-
T
CLCL
0 + WSTOEN
×
T
CLCL
-
写周期参数
t
CSHBLSH
t
CSLWEL
t
CSLBLSL
t
WELDV
t
CSLDV
t
WELWEH
-
-
-
-
0.5
-
-
0
WSTWEN
×
T
CLCL
0.1
-
-
0.3
ns
ns
ns
ns
ns
ns
ns
（ WSTWEN + 0.5）
×
T
CLCL
-
（ WSTWEN + 0.5）
×
T
CLCL
-
(WST2
WSTWEN 1 ）
×
-
T
CLCL
（ WST2 - WSTWEN 2 ）
×
T
CLCL
-
t
BLSLBLSH
BLS低到高BLS时间
[1]
所有参数都保证在虚拟的结温范围内的设计。预测试是在T进行
AMB
= 85
°C
环境
温度对晶圆级。套色产品在T测试
AMB
= 25
°C
（FI最终测试） 。这两种预测试和网络测试的最终使用相关
试验条件下，以覆盖特定网络连接编温度和电源电压范围。
当字节通道选择信号，用于连接所述写使能输入端（ 8位器件），叔
CSHBLSH
=
0.5 ×
T
CLCL
.
当字节通道选择信号，用于连接所述写使能输入端（ 8位器件），叔
CSLBLSL
= t
CSLWEL
.
对于16位和32位器件。
[2]
[3]
[4]
LPC2917_19_01_2
NXP B.V. 2009保留所有权利。
初步数据表
牧师02 - 2009年6月17日
72 86
