LC72713W
CPU连接示例<Parallel Interface>
本节介绍该IC的一个CPU连接的例子。
需要注意的是护理的需要是相对于读取定时，因为所需要的时间来读取一个寄存器，并且需要的时间
读一个修正后的数据包（ 22个字节）是不同的。
正常连接
当硬件等待被施加到
的CPU ，则等待时间（RDY宽度）
需要小心。
BUSWD =低： 8位
BUSWD =高： 16位
LC72713W
D0到D7
（D0至D15 ）
中央处理器
A0到A3
WR
RD
CS
INT
RDY
DREQ
DACK
IOCNT1
IOCNT2
BUSWD
RST
SP
总线宽度
8位
PORT1
WR
RD
CS
INT
等待
DMA传输模式
I / O读/写用于操作
正常的寄存器的读写
操作。然而，可编程
等待状态，可能需要插入
根据执行速度。
DMA的处理仅用于
读出的校正后的数据。
应用程序可以选择是否RD或
DACK信号作为DMA读控制
信号通过设置寄存器。
默认是使用RD信号。
在DMA模式的数据总线宽度为
总是8位。
CPU DMA模式设置的例子（对于
仅供参考）
SH系列：传输类型： 2周期
转让
传输模式：单
传输模式
V系列：地址模式：双
地址模式
总线模式：周期
挪用模式
源侧（ FM多重集成电路）
地址被固定为0 。
LC72713W
中央处理器
D0到D7
A0到A3
WR
RD
CS
INT
RDY
DREQ
DACK
BUSWD
IOCNT1
IOCNT2
RST
SP
总线宽度
8位
WR
RD
CS
INT
DREQ
DACK
PORT1
第6870-19 / 29
