288MB ： X9 ， X18 ， X36 2.5V V
EXT
, 1.8V V
DD
， HSTL ， CIO ， RLDRAM II
操作
操作
初始化
该RLDRAM必须加电并以预定的方式进行初始化。操作
程序中没有规定的，可能会导致不确定的操作或永久
损坏设备。
下面的序列用于电：
1.接通电源（V
EXT
, V
DD
, V
DD
Q，V
REF
, V
TT
）并且只要供给启动时钟电压
年龄是稳定的。适用于V
DD
和V
EXT
之前或同时为V
DD
Q.
1
适用于V
DD
Q
之前或同时为V
REF
和V
TT
。虽然没有时序关系
V之间
EXT
和V
DD
中，芯片只有两个电压后开始上电序列
年龄接近其标称水平。 CK / CK ＃必须满足V
ID
(
DC
是）之前，
应用。
2
适用NOP条件命令引脚。确保CK / CK ＃相遇V
ID
(
DC
)
同时施加NOP条件，在命令标签保证了RLDRAM
在初始化过程中不会收到不想要的命令。
2.保持为为200ps （ MIN）稳定的条件。
3.发出至少有三个连续的刘健命令：两个或两个以上的假人加一有效
太太。这些连续夫人的命令的目的是为了从内部复位逻辑
的RLDRAM 。注意
t
MRSC并不需要这些连续的间会见
命令。我们建议所有的地址引脚假期间举行LOW
MRS命令。
4.
t
MRSC有效刘健之后，自动刷新命令到所有8家银行（连同
1024 NOP命令）之前必须正常操作发出。的序列
八个自动刷新命令（相对于1024的NOP指令）
不要紧。如需要的任何操作，
t
RC必须是自动的得到满足
刷新命令和后续有效的命令，以相同的银行。注意
旧版本的数据资料需要这些自动刷新命令来
由2048 NOP指令分开。这可以正确初始化RLDRAM ，但没有
不再需要。
注意事项：
1.
它可以应用V
DD
V前Q
DD
。但是，这样做的时候这一点，的DQ ， DM和
所有其他引脚的输出驱动器，会去三态高代替。这些引脚将
保持高电平，直到V
DD
是在同一水平为V
DD
问应当小心，以避免
在此期间，总线冲突。
2.
如果V
ID
(
DC
）上的CK / CK＃不能满足被施加到RLDRAM之前，将一个
大的外部电阻从CS ＃到V
DD
是一个可行的选择，以确保该命令
在这个不确定的状态，公交车不接收不想要的命令。
PDF ： 09005aef80a41b46 /来源： 09005aef809f284b
288Mb_RLDRAM_II_CIO.Core.fm - 修订版A 9/07 EN
40
美光科技公司保留更改产品或规格，恕不另行通知。
2003美光科技公司保留所有权利。
