xr
REV 。 1.3.2
XR17C154
5V PCI总线的UART QUAD
T
ABLE
1 ： PCI L
OCAL
B
US
C
ONFIGURATION
S
PACE
R
EGISTERS
A
地址H1
0x2C
B
ITS
31:16
15:0
T
YPE
RWR
1
RWR
1
RO
RO
RO
RO
RO
RO
RWR
D
ESCRIPTION
子系统ID （从外部EEPROM由客户填写）
子系统供应商ID （从外部EEPROM以客写
Tomer的）
扩展ROM基地址（未实现）
版权所有（返回零点）
版权所有（返回零点）
未实现MAXLAT
未实现MINGNT
中断引脚，使用INTA ＃ 。
断线。
R
ESET
V
ALUE
(
（十六进制）
)
0x0000
0x0000
0x00000000
0x00000000
0x00000000
0x00
0x00
0x01
0xXX
0x30
0x34
0x38
0x3C
31:0
31:0
31:0
31:24
23:16
15:8
7:0
RWR
1
=读/外部EEPROM写。 RWR =读/写从AD [ 31 ： 0 ] 。 RO =只读。 WO =只写。
1.2 D
EVICE配置
R
EGISTER
S
ET
设备配置寄存器和一个特殊的方式来访问每个UART的发送和接收数据的
FIFO的访问是直接从PCI数据总线。这提供了易于编程的一般操作纸张
rameters到154 UART和用于监测各种功能的状态。该寄存器占用PCI的2K
总线存储器地址空间。这些地址偏移到基本存储器的地址，一个值加载到
内存基地址寄存器（ BAR ）在PCI局部总线配置寄存器设置。这些寄存器CON组
控制或报表上的所有4个通道的UART功能，包括中断控制和状态， 16位通用
定时器控制和状态，多功能输入/输出控制和状态，睡眠模式控制，软复位控制，
和设备标识和版本，等等。
设置寄存器映射到4个地址块，每个UART通道占用512个字节的内存
空间为它自己的16550兼容的配置寄存器。设备的配置和控制寄存器
嵌入式与0x0080的UART通道零的地址空间0x0093里面。所有这些寄存器可以
8 ，16，24或32位的宽度取决于由主机在开始时给定的起始地址进行访问
总线周期。发送和接收的数据可以被装上或卸下8 ，16，24或32位格式，并按照寄存器
地址。每次读或写操作是由该发送或接收寄存器，它的FIFO数据指针
自动被撞无论是在字节，字或双字的下一个连续的数据的位置。一个特例
读取接收数据连同其LSR寄存器内容时适用于接收数据卸载。该
主机必须读取它们在16位或32位的格式，以便用其相关的维护数据字节的完整性
错误标志。
9
