XRT83L38
八路T1 / E1 / J1 LH /时钟恢复和抖动衰减器SH收发器
修订版1.0.2
微处理器接口
S
IGNAL
N
AME
HW_HOST
L
EAD
#
T10
T
YPE
I
D
ESCRIPTION
模式控制输入
该引脚选择
五金
or
HOST模式。
离开这个引脚悬空或领带“高”
TO SELECT
硬件模式。
为
主机模式，
该引脚必须“低” 。
N
OTE
:
内部上拉“高”了50kΩ的电阻。
WR_R / W
D7
I
写输入（读/写） - 主机模式：
英特尔总线时序：
“低”脉冲WR上选择一个写操作时， CS引脚
“低” 。
Motorola总线时序：
阿“高”脉冲的R / W选择一个读操作和一个“低”
脉冲在R / W选择一个写操作时， CS为“低” 。
均衡器控制输入引脚0 - 硬件模式
销EQC0 ， EQC1 ， EQC2 ， EQC3和EQC4选择接收均衡器和
发射线打造出来的。
请参阅“接收均衡控制与
EQC0
D7
发送线扩建设置“页30 。
N
OTE
:
内部上拉“低”了50kΩ的电阻。
RD_DS
C7
I
读输入（数据选通） - 主机模式
英特尔总线时序：
“低”脉冲对RD选择读操作时， CS引脚
“低” 。
Motorola总线时序：
“低”脉冲对DS表示读或写操作时，
在CS引脚为“低” 。
均衡器控制输入引脚1 - 硬件模式
销EQC0 ， EQC1 ， EQC2 ， EQC3和EQC4选择接收均衡器和
发射线打造出来的。
请参阅“接收均衡控制与
EQC1
C7
发送线扩建设置“页30 。
N
OTE
:
内部上拉“低”了50kΩ的电阻。
ALE_AS
A7
I
地址锁存输入（地址选通脉冲） - 主机模式
英特尔总线时序：
的地址输入锁存到下降沿继续内部寄存器
荷兰国际集团ALE的边缘。
Motorola总线时序：
地址输入被锁存到内部寄存器
AS的下降沿。
均衡器控制输入引脚2 - 硬件模式
销EQC0 ， EQC1 ， EQC2 ， EQC3和EQC4选择接收均衡器和
发射线打造出来的。
请参阅“接收均衡控制与
EQC2
A7
发送线扩建设置“页30 。
N
OTE
:
内部上拉“低”了50kΩ的电阻。
CS
EQC3
B7
B7
I
片选输入 - 主机模式：
这个信号必须是“低” ，以访问并行端口。
均衡器控制输入引脚3 - 硬件方式：
销EQC0 ， EQC1 ， EQC2 ， EQC3和EQC4选择接收均衡器和
发射线打造出来的。
请参阅“接收均衡控制与
发送线扩建设置“页30 。
N
OTE
:
内部上拉“低”了50kΩ的电阻。
11
