TMS320C203 ， TMS320C209 ， TMS320LC203
数字信号处理器
SPRS025B - 1995年6月 - 修订1998年8月
乘法器（续）
两个乘法/累加指令（ MAC和MACD ）充分利用的计算带宽
乘法器，允许这两个操作数的同步处理。这些操作的数据可以是
通过的程序和数据总线的方式传送到乘法器的每个周期。这有利于单周期
与重复（ RPT ）指令使用时，乘法/累加。在这些指令中，系数
由程序地址生成（ PAGEN ）生成的地址，同时，将所产生的数据地址
通过数据地址产生（ DAGEN ） 。这允许重复的指令按顺序访问的值
从通过在任何间接寻址模式中的数据的系数表和步骤。
MACD的指令，当重复的，支持过滤器构造（加权的移动平均值） ，这样，当
执行求和的副产物，该样品数据移入存储器，以腾出空间用于下一次取样，并
扔掉旧的样本。
该MPYU指令执行无符号乘法运算，极大地方便扩展精度
算术运算。调节性T细胞的无符号的内容是由寻址的无符号数相乘
数据的存储位置，结果放在PREG 。这使得大于16位的操作数是
分解成16位的字，并分别进行处理，以产生大于32位的产品。该
SQRA （方/ ADD ）和SQRS （方/减）指令传递相同的值的两个输入端
乘法器，用于平方一个数据存储器的值。
两个16位数字的乘法后，将32位的产品被加载到32位乘积寄存器
（预浸） 。从PREG的产物可以通过将SPH的方式（存储传送到CALU或向数据存储器
产品高寄存器）和SPL （存储产品低寄存器）的指令。注意： PREG转移至任一
在CALU或数据存储器通过产品扩展器（ PSCALE ）传递，因此受
由PM位的ST1寄存器中定义的产品，换档模式。在一个节省PREG时，这是重要
中断服务程序上下文保存为PSCALE转变的影响不能在还原操作进行建模。
PREG可以通过执行MPY ＃ 0指令来清除。该产品寄存器可以通过装载恢复
保存低半到TREG并执行MPY ＃1指令。高一半，然后加载使用LPH
指令。
中央算术逻辑单元
的TMS320C2XX中央算术逻辑单元（ CALU ）实现了一个宽范围的算术和逻辑的
功能，其中大部分在单个时钟周期中执行。这个算术逻辑单元（ALU ）被称为
“中央”，以从第二ALU用于间接地址代区分它（称为ARAU ） 。一旦
在CALU进行运算，将结果传送到累加器（ACC ），其中附加的
操作，如移动，就可能发生。数据被输入到CALU可以通过将输入数据缩放缩放
移位器（ ISCALE ）从数据总线（ DRDB或PRDB ）中的一个即将到来的时候，或PSCALE缩放时
来自乘法器。
CALU的是一个操作，从数据存储器或采取的16位字的通用算术/逻辑单元
源自立即作出指示。除了通常的算术指令， CALU可以执行
布尔运算，便于所需的高速控制器的位操作的能力。一个输入到
CALU总是从累加器提供，另一个输入可以从产品的寄存器设置
（ PREG ）乘法器或换算移位器的输出（即已经从数据存储器或从读
ACC ） 。后CALU已执行的算术或逻辑运算，将结果存储在累加器中。
的TMS320C2XX支持浮点运算用于需要大的动态范围的应用。该
NORM（归一化）指令用于通过正常化包含在储液器固定点数
执行左移。四个比特的TREG的限定穿过标移位器的可变移
LACT / ADDT / SUBT （加载/添加/从累加器由TREG指定的移位相减）指令。这些
指令是在一些需要被规格化，即浮点运算是有用的，
浮点到定点转换。它们也可用于自动增益控制的执行有用（ AGC）的
进入一个过滤器。该BITT （位检验）指令提供一个字的数据存储器中基于单个比特的测试
包含在4个LSB TREG的值。
16
邮政信箱1443
休斯敦，得克萨斯州77251-1443
