TMS320C203 ， TMS320C209 ， TMS320LC203
数字信号处理器
SPRS025B - 1995年6月 - 修订1998年8月
D
D
D
D
D
D
D
D
D
基于T320C2xLP核心CPU
16位定点DSP架构
- 六个内部总线架构提高
并行性和性能
- 32位ALU /累加器
– 16
×
16位单周期乘法器随着
32位产品
- 块移动对数据，程序，
I / O空间
- 硬件重复指令
指令周期时间
’C203
’LC203
’C209
50纳秒@ 5 V
50纳秒@ 3.3 V 50 ns的@ 5 V
35纳秒@ 5 V
35纳秒@ 5 V
25纳秒@ 5 V
源代码的兼容TMS320C25
向上代码兼容
TMS320C5X设备
四个外部中断
引导装载程序选项（ “只有C203 ）
TMS320C2XX集成内存：
– 544
×
片上双存取16字
数据RAM
– 4K
×
片上单存取16字
程序/数据RAM （' C209只）
– 4K
×
片上程序ROM 16字
（仅' C209 ）
224K
×
16位寻址的总外部
存储空间
- 64K程序
- 64K数据
- 64K I / O
- 32K国际
D
D
D
D
D
D
D
D
D
D
TMS320C2XX外设：
- PLL各种时钟选项
–
×1, ×2, ×4,
2 (’C203)
–
×2,
2 (’C209)
- 片上振荡器
- 一个等待状态的软件可编程
为每个空格（' C209专用）
- 0 - 7等待状态的软件可编程
为每个空格（' C203专用）
- 6个通用I / O引脚
- 片内20位定时器
- 全双工异步串行口
（UART） （' C203仅）
- 一个同步串行端口
四级深的FIFO （仅' C203 ）
支持硬件等待状态
专为低功耗
- 全静态CMOS技术
- 掉电空闲模式
1.1毫安/ MIPS在3.3 V
“ C203是引脚兼容TMS320F206
闪存的DSP
高达40 MIPS的性能在5V （ ' C203 ）
在3.3 V 20 -MIPS的性能
HOLD模式为多处理器
应用
IEEE-1149.1
兼容基于扫描的
仿真
80-和100引脚小型薄型四方扁平
包（ TQFPs ） ， （ PN和PZ后缀）
描述
该TMS320C2XX代数字信号处理器（DSP ）的结合了强大的性能和巨大的
的灵活性，以满足信号处理和控制的应用程序的需要。该T320C2xLP核CPU ，它是
所有“ C2XX设备的基础上进行了优化，速度快，体积小，低功耗，使其成为理想的
要求苛刻的应用在许多市场。该CPU拥有先进的改进型哈佛架构，具有6
内部总线，允许巨大的并行和数据吞吐量。强大的“ C2XX指令集
使软件开发更容易。而由于“ C2XX是代码兼容的TMS320C2X和” C5X
代，你的代码的投资将被保留。围绕这个核心， “ C2XX代设备具有不同的
片上存储器和外设组合。串行端口提供与外部沟通方便
设备，例如编解码器， A / D变换器，和其他处理器。有利于控制其他外围设备
外部设备包括通用I / O引脚，一个20位定时器和一个等待状态发生器。
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
IEEE标准1149.1-1990 ， IEEE标准测试接入端口。
PRODUCTION数据信息为出版日期。
产品符合每德州仪器条款规范
标准保修。生产加工并不包括
所有测试参数。
版权
1998年，德州仪器
邮政信箱1443
休斯敦，得克萨斯州77251-1443
1
