MT90870
引脚说明（续）
名字
BORS
K2
包
坐标
描述
数据表
背板输出复位状态（可承受5V电压，内部上拉下来） 。
当此输入为低电平时，器件将与BSTo0-31输出初始化
驱动为高，而BCSTo0-3输出驱动为低电平。下面的初始化，
背板输出流总是主动和高阻抗
状态下，如果需要对每个信道的基础上，可以与实施
外部缓冲器由输出BCSTo0-3控制。
当此输入为高电平时，器件将与BSTo0-31初始化
高阻抗输出，并驱动低BCSTo0-3输出。
下面的初始化过程中，背板流输出可以被设置为有效或
利用高阻抗
ODE
针，或在每个通道为基础的
BE
背板连接内存的位。
LORS
K19
本地输出复位状态（可承受5V电压，内部上拉下来） 。
当此输入为低时，该装置将与LSTo0-15初始化
输出驱动至高电平， LCSTo0-1输出驱动为低电平。以下
初始化时，在本地流输出始终是活动的和高的
阻抗的状态，如果需要对每个信道的基础上，可以实现
与由LCSTo0-1输出控制外部缓冲器。
当此输入为高电平时，器件将与LSTo0-15初始化
高阻抗输出，并驱动低LCSTo0-1输出。
下面的初始化过程中，局部流输出可以被设置为有效或高
使用阻抗
ODE
针，或在每个通道为基础的
LE
位
本地连接内存。
NC
IC
A16 ， B16 ，
Y12, Y13
A2 ，A20， B6 ，B10，
B17 ，C3， C9， D16 ，
U2，U3 ， V2，V3
V11, V12, V15,
V16 ， W10 ， W11 ，
W15, W16, W17,
W20 ，Y 3 ， Y 10 ，
Y15, Y16,
T18, T19, T20,
U18, U19, U20,
V17, V18, V19,
V20 ， W18 ， W19 ，
Y20, Y17, Y18,
Y19,
F18, F19, F20,
G17, G18, G19,
G20 ， H18 ， H19 ，
H20 ， J17 ， J18 ，
J19 ， J20 ， K17 ，
K18
无连接。
要进行无连接。
内部连接
这些投入必须保持低电平。
17
卓联半导体公司
