MT90870
引脚说明
名字
V
DD_IO
包
坐标
D6 ， D11 ， D15 ，F4
F17 ，K4， L17 ，R4
R17 ， U6 ， U10 ，
U15
A7 ，B4， B12 ，D14，
K 1， K 2 O ，N 3， P18 ，
T17 ， U16 ，V1 ，V5
Y7, Y11, Y14
U12
A 1， D4 ，D8， D13，
D17 ， H4 ， H17 ， J9 ，
J10 ， J11 ， J12 ， K9 ，
K10 ， K11 ，K12， L9 ，
L10， L11， L12， M9，
M10, M11, M12,
N4， N17 ，U4 ，U8
U11, U13, U17
K3， L1，L2， L3，L4，
M1, M2, M3, M4,
N1，N2， P1，P2
P3，P4 ，R1
描述
电源的外围电路： + 3.3V
数据表
V
DD_Core
电源的核心逻辑电路： +1.8 V
V
DD -PLL
V
SS （ GND ）
电源的模拟PLL ： +1.8 V
地
BSTi0 - 15
背板串行输入流为015 （ 5 V容限，内部上拉
向下）。
在非32 Mb / s的模式，这些引脚串行接受TDM数据流
在一个数据速率的：
16.384 MB /秒（与256个频道） ，
8.192 Mb / s的（含128个频道） ，
4.096 Mb / s的（ 64个频道） ，或
2.048 Mb / s的（含32个频道） 。
的数据速率被独立地编程为每个输入流。
在32 Mb / s的模式下，这些引脚接受串行TDM数据流在一个固定的
数据速率的32.768 MB /秒（ 512个频道） 。
BSTi16 - 31
R 2， R 3 ， T1，T2
T3，T4， U 1 ，W 1 ，
W 2 ，W 3 ，Y 1， Y 2，
U5 ，V4， W4 ，Y4
背板串行输入流16到31（ 5 V容限，内部上拉
向下）。
在非32 Mb / s的模式，这些引脚在接受串行TDM数据流
数据速率的：
16.384 MB /秒（与256个频道） ，
8.192 Mb / s的（含128个频道） ，
4.096 Mb / s的（ 64个频道） ，或
2.048 Mb / s的（含32个频道） 。
的数据速率被独立地编程为每个输入流。
在32 Mb / s的模式下，这些引脚未被使用，并应在外部
连接到所规定的逻辑电平。
12
卓联半导体公司
