初步
在系统上电模式（图
2),
双方V
CC
和V
帽
是
连接到+ 5V电源没有68 μF
电容。在这种模式下的所述自动存储功能
CY14E256L将在存储系统作为负责经营
功率下降。用户必须，但是，保证
V
CC
不低于3.6V时10毫秒STORE周期。
如果不需要对功率损失的自动商店，则V
CC
可连接到接地和+ 5V施加到V
帽
（图
3).
这
是自动存储禁止模式，其中，自动存储功能
被禁用。如果CY14E256L在此配置中操作时，
引用V
CC
应该改变到V
帽
在本
数据表。在这种模式下，商店操作可被触发
通过软件控制或HSB引脚。它是不允许的
这三个选项“对飞”之间切换。
CY14E256L
t
延迟
。在t
延迟
，多个SRAM读取操作
成行。如果一个写正在进行时HSB被拉低
这将允许一个时间t
延迟
，即可完成。然而，任何
HSB后要求SRAM写周期变低会
禁止直到返回HSB高。
在HSB引脚可用于同步多个CY14E256L
在使用单个较大的电容器。在此模式下运行
在HSB引脚应连接在一起的HSB引脚
从其他CY14E256L 。一个外部上拉电阻到+ 5V
是必需的，因为HSB作为一个漏极开路下拉。该
V
帽
从其他CY14E256L部分引脚可以连
在一起并共享单个电容器。该电容的大小必须
通过连接到它的设备的数量进行调整。当任何
该CY14E256L的一个检测到的功率损耗，并声称HSB ，
常见的HSB引脚将导致所有部件请求STORE
周期（一个STORE将在这些CY14E256L有
被写入自上次非易失周期） 。
在任何商店的操作，不管是怎么回事
开始时， CY14E256L将继续推动HSB引脚
低，释放它，只有当实体店完成。上
存储操作的CY14E256L建成后，将
仍然被禁止，直到HSB引脚为高电平。
如果HSB不使用，应悬空。
硬件RECALL （上电）
在上电期间或之后的任何低功耗状态（V
CC
＆ LT ;
V
开关
），内部RECALL请求将被锁存。当
V
CC
再次超过V的检测电压
开关
, a
RECALL周期将自动启动，并会采取
t
HRECALL
来完成。
如果CY14E256L处于写状态的电结束
回想一下，在SRAM的数据将被破坏。为了避免这种
的情况下，一个10千欧的电阻应连接两种
WE和System V之间
CC
或CE和System V之间
CC
.
图3.自动存储禁止模式
为了减少不必要的非易失性存储，自动存储和
五金店操作将被忽略，除非至少有一个
自最近一次写操作发生
存储或调用周期。启动软件商店周期
一个写操作是否有考虑执行
发生了。 HSB的信号可以由系统来监测
用于检测自动存储周期正在进行中。 （另外，在上述
图1,2
和
3
*表示如果HSB不使用时，它应
悬空。 ）
软件商店
数据可以从SRAM被转移到非易失性
存储器由一个软件地址序列。该CY14E256L
软件商店周期由执行顺序启动
从六个具体的地址位置CE控制的读周期
按正确的顺序。在商店周期的擦除
首先执行先前的非易失性数据，接着是
非易失性元素的节目。一旦STORE周期
发起进一步的输入和输出被禁止，直到循环
完成。
由于序列读取来自特定地址是
用于商店开始，重要的是，没有其它READ
或写访问干预的顺序，或
序列将被中止，并没有存储或调用会
的地方。
要启动的软件商店周期，下面读
序列必须执行：
1.阅读地址0x0E38 ，有效的读
2.读地址0x31C7 ，有效的读
3.阅读地址0x03E0 ，有效的读
4.阅读地址0x3C1F ，有效的读
5.读地址0x303F ，有效的读
6.读地址0x0FC0 ，启动STORE周期
五金店（ HSB ）操作
该CY14E256L提供了HSB引脚用于控制和
在确认存储操作。在HSB引脚可
用于请求五金店周期。当HSB引脚
驱动为低电平时， CY14E256L将有条件地启动
吨后STORE操作
延迟
。实际STORE周期将
才开始，如果写入SRAM发生了自上次
存储或调用周期。 HSB的销还充当
开漏驱动器的内部驱动到低电平，表示忙碌
条件而STORE （通过任何手段发起的）是
进展情况。
SRAM的读写操作都在进步
当HSB被拉低以任何方式给予时间
完成启动存储操作之前。 HSB后
变为低电平时， CY14E256L将继续的SRAM操作为
文件编号： 001-06968修订版* C
第16页4
[+ ]反馈
