初步
设备操作
该CY14E256L的nvSRAM是由两个功能
部件配对在相同的物理单元中。这些都是一
SRAM的存储单元和一个非易失性QuantumTrap细胞。该
SRAM存储单元作为一个标准的快速静态RAM 。
在SRAM中的数据可以传输到非易失性细胞
（对STORE操作） ，或从非易失性细胞到SRAM的
（调用操作） 。这种独特的架构允许所有
细胞被存储和调用并行。在STORE
和RECALL操作SRAM的读写操作
被禁止。该CY14E256L支持无限读取和
就像一个典型的SRAM写入。此外，它提供了无限
从非易失性单元和高达RECALL操作
百万存储操作。
CY14E256L
存储操作将通过随附的电源启动
V
帽
电容。
图1
示出了存储电容器的正确连接
(V
帽
）自动存储操作。参阅直流字符
对于V的大小开创性意义的表
帽
。在V的电压
帽
针
由电荷泵芯片内部驱动到5V 。上拉
应放在WE持有上电时它处于非活动状态。
SRAM读
该CY14E256L执行一个读周期，每当CE和
OE是低电平，而我们和HSB高。指定的地址
对引脚
0–14
确定哪些32,768字节的数据将
被访问。当读取由一个地址开始
转换时，输出将吨的延迟之后是有效
AA
（阅读
循环＃1） 。如果读通过CE或OE启动，输出会
是在t有效
ACE
或者在t
美国能源部
，以较迟者为准（读周期＃ 2 ） 。
数据输出将重复响应地址变更
内的T
AA
无需转换就访问时间
任何控制输入引脚，并保持有效，直到另一个
地址变更或直到CE或OE变为高电平，否则我们还是
HSB被拉低。
SRAM写
写周期完成时CE和WE都为低电平
和HSB高。地址输入之前必须是稳定的
进入写周期，必须保持稳定，直到
CE或WE变为高电平在周期的末端。在数据
通用I / O引脚I / O
0–7
将被写入到存储器，如果它是
有效吨
SD
答：我们控制的写或结束前前
一个CE控制写入结束。所以建议
OE保持高在整个写周期，以避免数据
总线争用的通用I / O线。如果OE为左低，内部
电路将关闭输出缓冲区吨
HZWE
之后，我们去
低。
图1.自动存储
模式
自动存储操作
使用三种之一的CY14E256L将数据存储到的nvSRAM
存储操作。这三个操作硬件
商店，通过HSB ，软件商店激活，通过激活
地址序列，并自动存储，在设备断电。
自动存储操作QuantumTrap的一大特色
技术默认情况下，在CY14E256L启用。
在正常操作期间，该装置将利用电流从V
CC
到连接至V的电容器进行充电
帽
引脚。此存储
电荷将通过该芯片可用于执行一个单一的商店
操作。如果在V的电压
CC
引脚低于V
开关
,
该部分将自动断开V
帽
引脚从V
CC
.
图2.系统电源模式
文件编号： 001-06968修订版* C
第16页3
[+ ]反馈
