初步
设备操作
该CY14B256K的nvSRAM由两个功能
部件配对在相同的物理单元中。组件
是SRAM的存储单元和一个非易失性QuantumTrap细胞。
SRAM的存储单元作为一个标准快速静态
内存。在SRAM中的数据可以传输到非易失性
元（ STORE操作） ，或从非易失性细胞
SRAM （调用操作） 。这种架构允许所有
细胞被存储和调用并行。在STORE
和RECALL操作SRAM的读写操作
被禁止。该CY14B256K支持无限读取和
就像一个典型的SRAM写入。此外，它提供了无限
从非易失性单元和高达RECALL操作
200000存储操作。
CY14B256K
该芯片。上拉必须放在我们拿着它不活跃
在上电期间。
图1.自动存储
TM
模式
V
CC
V
帽
V
帽
V
CC
10K欧姆
WE
SRAM读
该CY14B256K执行一个读周期，每当CE和
OE是低电平，而我们和HSB高。指定的地址
对引脚
0-14
确定哪一个32752字节的数据应
被访问。当读取由一个地址开始
转换时，输出将吨的延迟之后是有效
AA
（阅读
循环＃1） 。如果读通过CE或OE启动，输出会
是在t有效
ACE
或者在t
美国能源部
，以较迟者为准（读周期＃ 2 ） 。
数据输出将重复响应地址变更
内的T
AA
无需转换就访问时间
任何控制输入引脚，并保持有效，直到另一个
地址变更或直到CE或OE变为高电平，否则我们还是
HSB被拉低。
SRAM写
写周期完成时CE和WE都为低电平
和HSB高。地址输入之前必须是稳定的
进入写周期，必须保持稳定，直到
CE或WE变为高电平在周期的末端。在数据
通用IO引脚DQ
0–7
被写入到该数据存储器
有效吨
SD
答：我们控制的写或结束前前
一个CE控制写入结束。 OE必须保持高
在整个写周期，以避免对数据总线争用
通用IO线。如果OE保持低电平，内部电路将关闭
输出缓冲器吨
HZWE
当我们变低。
为了减少不必要的非易失性存储，自动存储和
五金店操作将被忽略，除非至少有一个
自最近一次写操作发生
存储或调用周期。启动软件商店周期
一个写操作是否有考虑执行
发生了。 HSB的信号可以由系统来监测
用于检测自动存储周期正在进行中。
五金店（ HSB ）操作
该CY14B256K提供了HSB引脚用于控制和
在确认存储操作。在HSB引脚可
用于请求五金店周期。当HSB引脚
驱动为低电平时， CY14B256K将有条件地启动
吨后STORE操作
延迟
。实际STORE周期将
才开始，如果写入SRAM发生了自上次
存储或调用周期。 HSB的销也作为一个开放
漏极驱动程序是一种内部驱动到低电平，表示忙碌
条件而STORE （通过任何手段发起的）是
进展情况。
SRAM的读写操作都在进步
当HSB被拉低以任何方式给予时间
完成启动存储操作之前。 HSB后
变为低电平时， CY14B256K将继续的SRAM操作为
t
延迟
。在t
延迟
，多个SRAM读取操作
成行。如果一个写正在进行时HSB被拉低
这将允许一个时间t
延迟
，即可完成。然而，任何
HSB后要求SRAM写周期变低会
禁止直到返回HSB高。
在任何商店的操作，不管是怎么回事
开始时， CY14B256K将继续推动HSB引脚
低，释放它，只有当实体店完成。上
存储操作的CY14B256K建成后，将
仍然被禁止，直到HSB引脚为高电平。
HSB如果不使用，则必须悬空。
第23页3
自动存储操作
使用三种之一的CY14B256K将数据存储到的nvSRAM
存储操作。这三个存储操作
五金店 - 由HSB ，软件商店激活 - 激活
由一个地址序列，并自动存储 - 在器件上电
下来。自动存储操作的一大特色
QuantumTrap技术，默认情况下启用的
CY14B256K.
在正常操作期间，该装置将利用电流从V
CC
到连接至V的电容器进行充电
帽
引脚。此存储
电荷将通过该芯片可用于执行一个单一的商店
操作。如果在V的电压
CC
引脚低于V
开关
,
该部分将自动断开V
帽
引脚从V
CC
.
存储操作将通过随附的电源启动
V
帽
电容。
图1
示出了存储电容器的正确的连接。
V
帽
自动存储操作。参阅
直流电气
第13页上的特点
对于V的大小
帽
。电压
在V
帽
引脚通过一个电荷泵内部驱动以5V
文件编号： 001-06431修订版* E
0.1
U
F
[+ ]反馈
