CS5345
系统逻辑电源（VLS或VLC）的，或者可以从模拟电源（VA）通过电阻供电。在这
情况下，不需要额外的设备应该从性病供电。电源去耦电容应尽可能
靠近CS5345成为可能，与低价值的陶瓷电容器是最近的。的所有信号，埃斯佩
cially时钟，应保持远离FILT +和VQ引脚，以避免不必要的耦合到
调制器。在FILT +和VQ去耦电容，特别是0.1 μF ，必须定位为迷你
迈兹从FILT +和AGND电通路。该CS5345评估板演示的最佳
布局和电源布置。为了尽量减少数字噪声，只连接了CS5345数字输出
以CMOS输入。
DS658F2
29
