CS4923/4/5/6/7/8/9
FILT2 ，锁相环滤波器： 32针
连接到一个外部滤波器芯片上的锁相环。该引脚不符合卷云
2000 V采用人体模型逻辑的ESD耐受性。该引脚可以容忍的ESD
1000 V使用人体模型。
CLKIN ，主时钟输入： 30针
CS4923 / 4/5 /6/7 /8/9时钟输入。当内部时钟模式（ CLKSEL == DGND ） ，该输入
连接到内部PLL使所有内部时钟产生。当外部
时钟模式（ CLKSEL ==性病） ，这个输入端被连接到DSP时钟。
输入
CLKSEL -DSP时钟选择： 31引脚
该引脚选择CS4923的时钟模式/ 4/5 /6/7 /8/9 。当CLKSEL低，是CLKIN
连接到内部PLL使所有内部时钟产生。当CLKSEL是
高CLKIN连接到DSP的时钟。
输入
DATA7 ， EMAD7 ， GPIO7引脚8
DATA6 ， EMAD6 ， GPIO6引脚9
DATA5 ， EMAD5 ， GPIO5引脚10
DATA4 ， EMAD4 ， GPIO4引脚11
DATA3 ， EMAD3 ， GPIO3引脚14
DATA2 ， EMAD2 ， GPIO2引脚15
DATA1 ， EMAD1 ， GPIO1引脚16
DATA0 ， EMAD0 ， GPIO0引脚17
在并行主模式时，这些引脚提供一个双向数据总线。如果串行主机模式
选择时，这些引脚可用于连接一个8位提供的复用地址和数据总线
外部存储器。否则，在串行主机模式时，这些引脚可以作为通用输入或
输出管脚，可以单独配置和由DSP控制。
双向 - 默认值： INPUT
A0 ， SCCLK -主机并口地址位零或串行控制端口时钟： 7脚
在并行主机模式下，此引脚用作用来选择四一二地址输入引脚之一
并行寄存器。在串行主机模式下，该引脚用作串行控制时钟信号，
特别是作为SPI时钟输入或I
2
时钟输入。
输入
A1 ， SCDIN -主机并口地址位单或SPI串行控制数据输入：引脚6
在并行主机模式下，此引脚用作用来选择四一二地址输入引脚之一
并行寄存器。在SPI串行主机模式下，此引脚用作数据输入。
输入
RD ， R / W ， EMOE ， GPIO11 -主机并行输出使能或主机并行读/写或外部
存储器输出使能或通用输入输出&号11 ： 5针
英特尔并行主机模式，该引脚作为低电平有效的数据总线使能输入。摩托罗拉
并行主机模式下，该引脚用作读高/写低控制输入信号。在串行主机
模式时，该引脚作为外部存储器低电平有效的数据使能输出信号。另外，在
串行主机模式时，该引脚可以作为通用输入或输出比特。
双向 - 默认值： INPUT
50
DS262F2
