CS4297A
CS4297A
3. AC LINK帧定义
的AC链路具有数据的双向串行端口
组织到帧由一个16位的和
12个20位的时分多路复用时隙。该
第一个时隙，称为标签插槽，包含位表示
如果CS4297A已准备好接收数据（输入
帧），并且，如果有的话，其他的时隙包含有效
数据。插槽1至12包含音频或CON-
控制/状态数据。两个串行数据输出和IN-
把帧从所述控制器定义
的角度来看，不从CS4297A透视。
控制器同步的开头
帧同步信号的断言。
图9示出的每个比特位置的位置
在框架内。在一个新的SE-的第一比特位置
里亚尔数据帧是F0和在最后位位置
串行数据帧是F255 。当SYNC变为有效
（高），采样活跃的CS4297A （上
BIT_CLK的下降沿） ，这两种设备都
同步到一个新的序列数据帧。数据
在SDATA_OUT销在该时钟沿是
前一帧的串行数据的最终位的。对
BIT_CLK的下一个上升沿，插槽0的第一位
是在SDATA_OUT驱动由控制器
引脚。在BIT_CLK的下一个下降沿
CS4297A在锁存这些数据，作为第一位
框架。
20.8
s
（ 48千赫）
TAG相
SYNC
12.288兆赫
81.4纳秒
BIT_CLK
数据阶段
位帧位置：
F255
0
F0
有效
FRAME
F1
插槽1
有效
F2
插槽2
有效
F12
12插槽
有效
F13
F14
编解码器
ID1
F15
编解码器
ID0
F16
F35
F36
F56
F57
F76
F96
F255
SDATA_OUT
0
读/写
0
WD15
D19
D18
D19
D19
0
位帧位置：
F255
GPIO
INT
F0
编解码器
准备
F1
插槽1
有效
F2
插槽2
有效
F12
12插槽
有效
F13
F14
F15
F16
F35
F36
F56
F57
F76
F96
F255
GPIO
INT
SDATA_IN
0
0
0
0
0
RD15
D19
D18
D19
D19
插槽0
插槽1
插槽2
插槽3
插槽4
插槽5-12
图9. AC- LINK输入和输出帧
DS318PP6
13
13
