总线信号配时
图10
提供了在用于由UPM数据控制所述输入数据的定时节拍其中DLT3 = 1
芬欧汇川集团RAM的话。 （这只是其中的数据被锁存， CLKOUT的下降沿的情况下）。
CLKOUT
TA
B20
B21
D[0:31],
DP [ 0：3]
当芬欧汇川在控制图10.输入数据时序
内存控制器和DLT3 = 1
图11
通过
图14
提供对外部总线的定时读取由各种GPCM控制
因素。
CLKOUT
B11
TS
B8
A[0:31]
B22
CSX
B25
OE
B28
WE [ 0：3]
B18
D[0:31],
DP [ 0：3]
B19
B26
B23
B12
图11.外部总线读时序（ GPCM控制- ACS = 00 ）
MPC862 / 857T / 857DSL的PowerQUICC 系列硬件规格，第3版
飞思卡尔半导体公司
27
