位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第20页 > ICS8430DY-111 > ICS8430DY-111 PDF资料 > ICS8430DY-111 PDF资料1第1页
初步
集成
电路
系统公司
ICS8430-111
700MH
Z
, L
OW
J
伊特尔
D
。微分
-
TO
-3.3V LVPECL F
Characteristic低频
S
YNTHESIZER
F
EATURES
双差分LVPECL 3.3V输出
可选的14MHz到27MHz的差分CLK ， NCLK
或TEST_CLK输入
CLK ， NCLK接受任何差分输入信号：
LVPECL ， LVHSTL ， LVDS ， SSTL ， HCSL
TEST_CLK接受以下输入类型：
LVCMOS ， LVTTL
输出频率范围高达700MHz
VCO范围：为200MHz的700MHz的
并行或串行接口进行编程计数器
和输出分频器
周期到周期抖动：为25ps （最大）
3.3V电源电压
0 ° C至70 ° C的环境工作温度
可应要求提供工业termperature信息
G
ENERAL
D
ESCRIPTION
该ICS8430-111是一个通用的，双输出
把高频率合成器和成员
HiPerClockS
在HiPerClockS 系列高性能的
从ICS时钟解决方案。在CLK ， NCLK对
可以接受最标准的差分输入列弗
ELS 。单端输入TEST_CLK接受LVCMOS或
LVTTL输入电平并将其转换到3.3V LVPECL级别。
VCO工作在200MHz到700MHz的频率范围。
与输出配置除以2的VCO频率，
输出频率的步骤一样小的2MHz ，可以实现
使用16MHz的差分或单端参考时钟。输出
认沽频率高达700MHz可以使用编程
串行或并行接口的配置逻辑。低
该ICS8430-111的抖动和频率范围使其成为理想的
时钟发生器对于大多数时钟树的应用。
ICS
B
LOCK
D
IAGRAM
VCO_SEL
CLK_SEL
TEST_CLK
CLK
NCLK
0
1
÷
16
P
IN
A
SSIGNMENT
VCO_SEL
nP_LOAD
NCLK
M4
M3
M2
M1
M0
32 31 30 29 28 27 26 25
M5
M6
M7
M8
N0
1
2
3
4
5
6
7
8
9 10 11 12 13 14 15 16
TEST
V
CC
FOUT1
nFOUT1
V
CCO
FOUT0
nFOUT0
V
EE
24
23
22
CLK
TEST_CLK
CLK_SEL
V
CCA
S_LOAD
S-DATA
S_CLOCK
MR
ICS8430-111
21
20
19
18
17
PLL
相位检测器
MR
VCO
÷
M
÷
2
S_LOAD
S-DATA
S_CLOCK
nP_LOAD
M0:M8
N0:N2
CON组fi guration
接口
逻辑
0
÷
N
1
FOUT0
nFOUT0
FOUT1
nFOUT1
N1
N2
V
EE
TEST
32引脚LQFP
采用7mm x 7mm X 1.4毫米包体
Y封装
顶视图
本文提供的初步信息代表了原型或试生产的产物。所提到的特征是基于初始
产品特性。集成电路系统公司（ ICS）保留更改任何电路或规格，恕不另行通知。
8430DY-111
www.icst.com/products/hiperclocks.html
1
REV 。 F 2005年6月1日
