位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第820页 > ICS8422004AGI > ICS8422004AGI PDF资料 > ICS8422004AGI PDF资料1第2页
初步
集成
电路
系统公司
ICS8422004I
F
EMTO
C
锁
LVCMOS / C
RYSTAL
-
TO
-
LVHSTL F
Characteristic低频
S
YNTHESIZER
TYPE
描述
差分输出对。 LVHSTL接口电平。
输出电源引脚。
差分输出对。 LVHSTL接口电平。
高电平有效复位硕士。当逻辑高电平时，内部分隔为
复位造成真正的输出QX走低， INVER泰德输出nQx
下拉
变高。当逻辑低电平时，内部分隔和输出是
启用。 LVCMOS / LVTTL接口电平。
PLL和TEST_CLK作为输入给除法器之间进行选择。当
下拉低，选择锁相环（ PLL使能） 。当HIGH ，取消选择的参考时钟
（ PLL旁路） 。 LVCMOS / LVTTL接口电平。
无连接。
模拟电源引脚。
下拉频率选择引脚。 LVCMOS / LVTTL接口电平。
核心供电引脚。
并联谐振CR石英晶体界面。 XTAL_OUT是输出，
XTAL_IN是输入。
电源接地。
下拉LVCMOS / LVTTL时钟输入。
CR石英晶体或TEST_CLK投入作为PLL的参考与选择
下拉来源。选择低时， XTAL输入。选择TEST_CLK HIGH的时候。
LVCMOS / LVTTL接口电平。
差分输出对。 LVHSTL接口电平。
差分输出对。 LVHSTL接口电平。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 2
3, 22
4, 5
6
名字
NQ1 ， Q1
V
DDO
Q0 ， nQ0
MR
产量
动力
OUPUT
输入
7
8, 18
9
10, 12
11
13, 14
1 5, 19
16
17
20, 21
23, 24
nPLL_SEL
nc
V
DDA
F_SEL0,
F_SEL1
V
DD
XTAL_OUT ，
XTAL_IN
GND
TEST_CLK
nXTAL_SEL
nQ3 ， Q3
Q2 ， NQ2
输入
未使用
动力
输入
动力
输入
动力
输入
输入
产量
产量
注意：
下拉
指的是内部的输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
下拉
参数
输入电容
输入下拉电阻
测试条件
最低
典型
4
51
最大
单位
pF
kΩ
8422004AGI
www.icst.com/products/hiperclocks.html
2
REV 。 B 2005年11月14日
