体系结构框图
5
JTAG / EOnCE
BOOT
FL灰
pdb_m [15 ：0]的
PAB [20 ：0]的
节目
FL灰
节目
内存
CDBW [31 ：0]的
56800E
芯片
龙头
调节器
24
EMI
16
10
地址
数据
控制
龙头
链接
模块
XAB1 [23：0 ]
XAB2 [23：0 ]
数据RAM
外部JTAG
PORT
CDBR_M [31 ：0]的
XDB2_M [15 ：0]的
数据闪存
IPBUS
桥
闪
控制逻辑
在56F8167设备上不可用。
IPBUS
FL灰
内存
模块
图1-1系统总线接口
注意：
闪存是闪存（ FM ）模块中封装。闪光控制
通过在I / O到FM通过外围总线实现的，而读出和写入操作被完成
芯与闪存存储器之间。
主数据RAM端口是32位宽。其他数据端口为16位。
注意：
56F8367技术数据，第8
飞思卡尔半导体公司
初步
11
