1.4结构框图
注意：
斜体特点是不是在56F8167设备可用，为灰色，如下图所示。
该56F8367 / 56F8167结构如图
图1-1
和
图1-2 。图1-1
说明了
56800E系统总线与内部存储器，外部存储器接口和IPBus通信
桥梁。
表1-2
列出了内部总线的56800E架构，并提供了一个简短的说明
它们的功能。
图1-2
示出了连接到IPBus桥的外围设备和控制块。该
图中没有示出板上稳压电源和接地信号。他们也没有显示的
外围设备或专用的GPIO之间复用。请参阅
部2 ，信号/连接
说明，
看哪个信号被复用的那些的其他外围设备。
中也显示
图1-2
是PWM ，定时器C和ADC模块之间的连接。这些
连接允许PWM和/或定时器C控制ADC转换开始的时间。该
定时器C通道表示可以产生周期性的开始（ SYNC）信号给ADC启动其转换。
在另一种操作模式下， PWM负载中断（同步输出）信号在内部路由到定时器
C输入信道所指示的。计时器可以用来之前引入一个可控延迟
产生其输出信号。定时器输出则触发ADC。为了充分了解这种互动，
请参阅
56F8300外设用户手册
为澄清关于所有这三种操作
外设。
56F8367技术数据，第8
10
飞思卡尔半导体公司
初步
