串行外设接口（ SPI ）时序
（输入）
SS
t
C
SS是高举法师
t
F
t
R
SCLK （ CPOL = 0 ）
（输出）
t
CL
t
CH
t
F
SCLK （ CPOL = 1 ）
（输出）
t
CL
t
CH
t
R
t
DS
t
DH
MISO
（输入）
t
DV
（ REF ）
在MSB
t
DI
比特14-1
t
DV
在LSB
t
DI
（ REF ）
MOSI
（输出）
MASTER MSB OUT
t
F
14-位1
MASTER LSB OUT
t
R
图10-10 SPI主时序（ CPHA = 1 ）
（输入）
SS
t
C
t
CL
t
R
t
F
t
ELG
SCLK （ CPOL = 0 ）
（输入）
t
高龄
t
CH
t
CL
t
CH
SCLK （ CPOL = 1 ）
（输入）
t
A
t
R
t
F
t
D
MISO
（输出）
t
DS
SLAVE MSB OUT
比特14-1
t
DV
t
DH
SLAVE LSB OUT
t
DI
t
DI
MOSI
（输入）
在MSB
比特14-1
在LSB
图10-11 SPI从机时序（ CPHA = 0 ）
56F8365技术数据，版本7
飞思卡尔半导体公司
初步
155
