外部存储器接口时序
表10-16外部存储器接口时序
特征
地址有效到WR断言
WR宽度断言WR
拉高
数据输出有效到WR有效
t
DWR
符号
t
AWR
t
WR
等待状态
CON组fi guration
WWS=0
WWS>0
WWS=0
WWS>0
WWS=0
WWS=0
WWS>0
WWS>0
D
-1.477
-1.564
-0.186
-0.256
-9.568
-1.721
-9.227
-1.808
-2.287
-1.622
-9.041
-3.918
-2.229
-1.887
0.00
0.212
-14.427
-19.751
-2.121
-12.306
-17.630
-1.923
-0.234
2
M
0.50
0.75 + DCAOE
0.25 + DCAOE
0
0.25 + DCAEO
0.00
0.50
0.25 + DCAOE
0.25 + DCAEO
0.25 + DCAOE
0.50
0.25 + DCAEO
0.00
1.00
不适用
1
1.00
1.00
1.25 + DCAOE
0.00
1.00
1.25 + DCAOE
0.25 + DCAEO
0.00
0.75 + DCAEO
1.00
0.50
等待状态
控制
WWSS
WWS
单位
ns
ns
WWSS
ns
WR后的有效数据输出保持时间
拉高
有效的数据输出建立时间
WR拉高
WR后的有效地址
拉高
RD拉高到地址无效
地址有效到RD拉高
RD后的有效输入数据保持
拉高
RD断言宽度
地址有效到输入数据有效
地址有效到RD断言
RD断言到输入数据有效
WR拉高到RD断言
RD拉高到RD断言
WR拉高到WR断言
RD拉高到WR断言
t
DOH
t
DOS
t
WAC
t
RDA
t
ARDD
t
DRD
t
RD
t
AD
t
ARDA
t
RDD
t
WRRD
t
RDRD
t
WRWR
t
RDWR
WWS=0
WWS>0
WWS=0
WWS>0
WWSH
WWS ， WWSS
WWSH
RWSH
RWSS ， RWS
—
RWS
RWSS ， RWS
RWSS
RWSS ， RWS
WWSH ， RWSS
RWSS ， RWSH
MDAR
3
,
4
WWSS ， WWSH
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
-1.279
-0.938
-0.046
0.052
RWSH ， WWSS ，
MDAR
3
0.75 + DCAOE
1. N / A ，由于设备采集的数据也拉高RD前
2.如果RWSS = RWSH = 0，和芯片选择不改变，则RD期间不背到背读撤消AC 。
3.替代BMDAR为MDAR如果没有芯片选择
4. MDAR是活跃在这一计算中的芯片选择只更改时。
56F8357技术数据，第15
飞思卡尔半导体公司
初步
143
