JTAG信息
第9部联合测试行动组（ JTAG ）
9.1 JTAG信息
请联系您的飞思卡尔销售
器件/封装特定的BSDL信息。
代表
or
合法
分销商
为
第10部分技术指标
10.1一般特性
该56F8357 / 56F8157是在制造高密度CMOS与5V兼容TTL兼容的数字
输入。术语“ 5V容限”指的是一个I / O引脚的功能，建立在3.3V兼容工艺
技术，以承受电压高达5.5V ，而不会损坏器件。许多系统具有的混合物
专为3.3V和5V的电源设备。在这样的sytems ，总线可以同时携带3.3V-和
5V兼容的I / O电压电平（一个标准的3.3V的I / O被设计成接收3.3V的最大电压
±
不造成损伤）在正常操作期间的10％。因此，这个5V容错能力提供
节约3.3VI / O电平结合，以获得5V电平不损坏的能力的力量。
在绝对最大额定值
表10-1
仅仅是极限参数，并运行在最大
不能保证。应力超过这些额定值可能会影响器件的可靠性或造成永久性的损坏
该设备。
注：所有规格是否符合，除非有个别汽车和工业需求
规范中列出。
注意：
该56F8157设备是保证至40MHz ，并规定只能满足工业需求。
小心
该器件包含保护电路来保护
不受损坏，由于高静电压或电
场。然而，在正常的预防措施，建议
避免应用程序的任何电压高于
最大额定电压，这个高阻抗电路。
操作的可靠性提高，如果未使用的输入是
连接到适当的电压电平。
56F8357技术数据，第15
飞思卡尔半导体公司
初步
131
