第2部分信号/连接说明
2.1简介
的56F803的输入和输出信号被组织成官能团，如图
表2-1
并且如图
图2-1 。
In
表2-2
通过
表2-17 ，
每个表行描述的信号或
信号上存在的一个销。
表2-1功能组引脚分配
功能群
电源（V
DD
或V
DDA
)
地面（V
SS
或V
SSA
)
供应电容器
PLL和时钟
地址总线
1
数据总线
总线控制
中断和程序控制
脉宽调制器（ PWM ）端口
串行外设接口（SPI ）端口
1
正交解码器端口
2
串行通信接口（ SCI ）端口
1
CAN端口
模拟数字转换器（ ADC ）端口
四定时器模块端口
JTAG /片上仿真（一次）
1.另外， GPIO引脚
2.另外，四定时器引脚
数
引脚
7
7
2
3
16
16
4
4
12
4
4
2
2
9
2
6
详细
描述
表2-2
表2-3
表2-4
表2-5
表2-6
表2-7
表2-8
表2-9
表2-10
表2-11
表2-12
表2-13
表2-14
表2-15
表2-16
表2-17
56F803技术数据，版本15
8
飞思卡尔半导体公司
