JTAG /次
2.13 JTAG /次
表2-17 JTAG /片上仿真（一次）信号
数
引脚
1
信号
名字
TCK
信号
TYPE
国家在
RESET
信号说明
输入
输入，拉低
测试时钟输入，这
输入引脚提供了一个门控时钟同步
（施密特）
国内
测试逻辑和移位串行数据到JTAG /一次端口。该引脚连接
内部向下拉电阻。
输入
（施密特）
输入，拉
内部高
测试模式选择输入，这
输入引脚用于测序的JTAG
TAP控制器的状态机。据采样于TCK的上升沿和
有一个上拉电阻。
注意：
总比分扳成TMS引脚到V
DD
通过2.2K电阻。
1
TMS
1
TDI
输入
（施密特）
产量
输入，拉
内部高
三态
测试数据输入，这
输入引脚提供一个串行输入数据流的
JTAG /次端口。据采样于TCK的上升沿和有
片内上拉电阻。
测试数据输出，这
三态输出引脚提供一个串行输出数据
从JTAG流/次端口。它的驱动在Shift -IR和Shift -DR
控制器的状态，并在TCK的下降沿改变。
测试复位，由于
输入时，该引脚上的低信号提供了一个复位信号
JTAG TAP控制器。为了确保完整的硬件复位， TRST
要断言在上电和复位时被置位。该
在调试环境只发生异常时，硬件设备
复位要求，而不是重置一次/ JTAG模块是必要的。在
这种情况下，断言RESET ，但不主张TRST 。
注意：
对于正常的操作中，直接连接TRST到V
SS
。如果设计为
在调试环境中使用时， TRST可以连接到V
SS
通过一个1K的电阻。
1
TDO
1
TRST
输入
（施密特）
输入，拉
内部高
1
DE
产量
产量
调试事件-DE
提供识别调试事件的低脉冲。
第3部分规格
3.1一般特性
该56F803是在制造高密度CMOS与5 - V宽容TTL兼容的数字输入。该
术语“ 5 - V宽容”是指一个I / O引脚的功能，建立在3.3V兼容的工艺技术，
承受电压高达5.5V ，而不会损坏器件。许多系统具有混合设备
专为3.3V和5V电源。在这样的系统中，总线可进行3.3V和5V兼容
I / O的电压电平（一个标准的3.3V的I / O被设计成接收3.3V的最大电压
±
在10 ％
不造成损伤正常操作）。因此，这个5V容错能力提供了省电
的3.3VI / O电平，同时能够得到5V电平而不被破坏。
56F803技术数据，版本15
飞思卡尔半导体公司
17
