JTAG时序
ADC的模拟输入
3
1
2
4
1.寄生电容由于封装，引脚到引脚，引脚和封装基地耦合。 （ 1.8pf ）
2.寄生电容引起的芯片键合焊盘， ESD保护器件和信号路由。 （ 2.04pf ）
3.等效电阻的ESD隔离电阻器和信道选择MUX 。 （ 500欧姆）
4.采样电容在采样和保持电路。电容器4通常与输入端断开，并仅连接到它在
采样时间。 （为1pF ）
图3-13等效模拟输入电路
3.10 JTAG时序
工作条件：
V
SS
= V
SSA
= 0 V, V
DD
= V
DDA
= 3.0-3.6 V，T
A
= -40 °至+ 85°C ，C
L
≤
50 pF的
特征
工作频率TCK
2
TCK周期时间
TCK时钟脉冲宽度
TMS ， TDI数据建立时间
TMS ， TDI数据保持时间
TCK低到TDO数据有效
TCK低到TDO三态
TRST断言时间
符号
f
OP
t
CY
t
PW
t
DS
t
DH
t
DV
t
TS
t
TRST
民
DC
100
50
0.4
1.2
—
—
50
最大
10
—
—
—
—
26.6
23.5
—
单位
兆赫
ns
ns
ns
ns
ns
ns
ns
表3-14 JTAG时序
1, 3
1.定时既是等待状态和频率相关。对于列出的值，T =时钟周期。对于80MHz的
操作中， T = 12.5ns 。
操作2. TCK的频率必须小于1/8的处理器速度。
3.列出的参数设计保证。
56F802技术数据，版本9
飞思卡尔半导体公司
29
