ADS8506
SLAS484A - 2007年9月 - 修订2007年10月
www.ti.com
与外部数据时钟（一转换后）
转换后
N
完成并且输出寄存器被更新时， BUSY （引脚24）变为高电平。与CS
从转化率较低和R / C高，有效数据
N
的是， SDATA （引脚19）的输出同步到外部数据
在DATACLK时钟输入（引脚18 ） 。的MSB是在第一个下降沿的第二个上升沿有效
外部数据时钟。 LSB为12日下降沿和数据时钟的第13届上升沿有效。 TAG （销
20 ）输入一个比特的数据为每个外部时钟脉冲。 TAG上的第一位输入有效的SDATA 13日
下降沿DATACLK 14日上升沿;第二个输入比特是在14个下降沿，并有效
15日上升沿，等有了一个连续的数据时钟，标签数据是SDATA输出，直到内部输出
寄存器被更新以从下一次转换的结果。请参阅
表6
和
图38 。
与外部数据时钟（指转换）
转换后
N
已经启动，从转换的有效数据
N–1
可以读取和有效期达12
μs
后
转换开始
N.
不要从12试图时钟输出数据
μs
转换开始后
N
直到BUSY
（引脚24）上升;这会导致数据丢失。注：为了获得最佳的性能，当使用外部数据
时钟，数据不应该在转换过程中同步输出。异步数据时钟的开关噪声
可能会导致数字馈通降低转换器的性能。请参阅
表6
和
图39 。
16
提交文档反馈
产品文件夹链接（ S） ：
ADS8506
2007 ，德州仪器
