位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第31页 > AD9238BSTZRL-20 > AD9238BSTZRL-20 PDF资料 > AD9238BSTZRL-20 PDF资料2第21页
AD9238
AD9238 LQFP评估板
该评估板支持的AD9238和AD9248
并拥有五个主要部分：时钟电路，输入，参考
电路，数字控制逻辑，并将其输出。的说明
每个部分如下。表8示出了跳线设置和
注意到，在评论栏中假设。
四个电源连接到TB1是必要的评价
板： DUT的模拟电源，板载模拟
电路供电，所述数字驱动器的DUT电源以及导通
板数字电路供电。单独的模拟和数字
用品推荐，并在每个电源3 V是有名无实。
每个电源去耦的电路板和各集成电路，包括
DUT ，在当地分离。所有的理由要绑在一起。
的共模电平为输入的选项被设置为
中间电源电压通过一个电阻分压器关闭AVDD电源，但可以
还使用了（测试外部供应过驱动
分） TP12 ， TP13的AD8138s和TP14 ， TP15的
XFMRs 。对于满量程输入信号时，低失真
使用AD8138 ，把JP17和JP22在位置B ，并把一个
外部负电源的TP10和TP11 。
为了获得最佳性能，采用低抖动输入源和高
性能的带通滤波器的信号源之后，前
评估板（参见图38 ） 。对于XFMR投入，用焊锡
跳线JP13 ， JP14通道A和JP20 ， JP21为
通道B.为AD8138的输入，使用焊锡跳线JP15 ， JP16
通道A和JP18 ， JP19通道B中删除所有的焊料
从跳线没有被使用。
时钟电路
时钟电路被设计用于低抖动正弦波源
为交流耦合和电平驱动74VHC04前转移
六反相器芯片（ U8和U9 ），其输出提供时钟
到的部分。在电平转换锅（ R32和R31 ）
电路允许如果需要的话，用户来改变占空比。该
正弦波的幅度必须的行程足够大
六角逆变器的供应范围内的，并指出，以避免噪声
从剪辑。以确保50％的工作循环内的部分，
该AD9238-65具有一个片上占空比稳定电路，
是通过将在跳线JP11启用。占空比稳定器
电路仅用于时钟速率高于40 MSPS 。
每个通道都有自己的时钟电路，但通常两者
时钟引脚由一个单一74VHC04 ，焊锡从动
跳线JP24是用来将时钟引脚连接在一起。当
时钟引脚被连接在一起，只有一个74VHC04正在
使用时，串联端接电阻为其他通道必须
被除去（或者R 54或R 55 ，这取决于变换器是
正在使用） 。
一种数据采集时钟对于每个信道被创建并发送至
在数据采集系统中，如果要使用的输出缓存器，以便
需要的。跳线JP25和JP26用于反转数据时钟
如果需要的话，可用于调试的数据捕捉定时
问题。
参考电路
该评估板电路允许用户选择一个
通过一系列的跳线的基准模式，并提供一个
外部参考，如果有必要的。参考表9 ，找到
跳线设置为每个参考模式。外部基准
在黑板上是一个简单的电阻分压器/齐纳二极管电路
由AD822 （ U4 ）缓冲。所述壶（R 4）可用于
改变外部基准的水平微调的ADC
满刻度。
数字控制逻辑
评估板上的数字控制逻辑是一系列的
作为数字输入跳线和下拉电阻
下面对AD9238引脚：掉电和输出
使条为每个信道时，占空比恢复电路，所述
二进制补码输出模式中，共享的基准模式，并
在MUX_SELECT引脚。参阅表8为正常操作
跳线位置。
输出
的AD9238 （及数据时钟脉冲的输出讨论
更早）由74VHC541s （ U2 ， U3 ， U7 ， U10 ） ，以缓冲
确保在DUT的输出正确的负载，以及
额外的驱动能力，该系统的下一个部分。该
74VHC541s是锁存器，但该评估电路板，它们是
有线和功能作为缓冲剂。 JP30可以用来将数据
钟表一起如果需要的话。如果数据时钟被捆绑， R39或R40
必须除去，这取决于时钟电路是为
使用。
模拟输入
的AD9238达到最佳性能用差
输入。该评估板具有每两个输入选项
信道，一个变压器（ XFMR ）和AD8138 ，这两者都
执行单端至差分转换。该XFMR
允许最佳的高频性能，并且
AD8138非常适合DC评测，低频输入，
驱动差分ADC无需加载单端
信号。
版本B |第21页48
