位置：首页 > IC型号导航 > 首字符W型号页 > 首字符W的型号第87页 > WM8772SEDS/RV > WM8772SEDS/RV PDF资料 > WM8772SEDS/RV PDF资料1第51页
生产数据
WM8772EFT - 32引脚TQFP封装
输入格式选择
在硬件模式下， ML / I2S和MC / IWL成为输入控件选择的输入数据格式类型
与输入数据字长度为ADC和DAC 。
ML/I2S
0
0
1
1
表19输入格式选择
注意：
在24位I
2
S模式， 24比特或更少的任何宽度的支持，但左/右时钟
（ ADCLRC和DACLRC ）是高了至少24位的钟表（ ADCBCLK和DACBCLK ）和
低了至少24位时钟周期。
MC / IWL
0
1
0
1
输入数据模式
24位右对齐
20位右对齐
16位I
2
S
24位I
2
S
去加重控制
在硬件模式中，MD / DM引脚成为用于选择去加重滤波，输入控制
被应用。
MD / DM
0
1
表20去加重控制
去加重
关闭
On
数字音频接口
主从模式
音频接口工作在从模式或主模式下，可选择使用DACMS和
ADCMS控制位。在这两个Master和Slave模式数字输入1 /2/3总是输入到
WM8772EFT和DOUT始终是一个输出。默认值是从模式的ADC和DAC 。
在从模式下， ADCLRC ， DACLRC和ADCBCLK ， DACBCLK都投入到WM8772EFT
（图21） 。数字输入1 /2/3 ， ADCLRC和DACLRC正在上的上升沿取样经WM8772EFT
ADCBCLK和DACBCLK分别。 ADC数据是从DOUT和变化输出的下降沿
ADCBCLK的边缘。
通过设置控制位DACBCP DACBCLK的极性可以反转，使数字输入1 /2 /3和
DACLRC采样于DACBCLK的下降沿。
通过设置控制位ADCBCP ADCBCLK的极性可以反转，使ADCLRC是
采样ADCBCLK的下降沿DOUT上ADCBCLK的上升沿改变。
ADCBCLK
ADCLRC
WM8772 DACBCLK
编解码器
DACLRC
DOUT
DIN1/2/3
3
DSP
编码器/
解码器
图45从模式
在主控模式下， ADCLRC ， DACLRC ， ADCBCLK和DACBCLK来自WM8772EFT输出
（图22） 。由WM8772EFT产生ADCLRC ， DACLRC ， ADCBCLK和DACBCLK 。
w
2005年PD月修订版4.2
51
