位置：首页 > IC型号导航 > 首字符W型号页 > 首字符W的型号第87页 > WM8772SEDS/RV > WM8772SEDS/RV PDF资料 > WM8772SEDS/RV PDF资料1第48页
WM8772EFT - 32引脚TQFP封装
设备描述
介绍
生产数据
WM8772EFT是一个完整的6声道的DAC ， 2通道ADC音频编解码器，包括数字
内插和抽取滤波器，多比特Σ-Δ立体声ADC和开关电容多
比特sigma delta DAC和每个信道和输出平滑滤波器数字音量控制。
所述装置被实现为三个独立的立体声DAC和在单个封装中一个立体声ADC
并通过一个单一的接口来控制。
每个立体声DAC都有自己的数据输入数字输入1 /2/3 。 DAC字时钟DACLRC ， DAC位时钟
DACBCLK和DAC主时钟DACMCLK在它们之间共享。立体声ADC有它的
自己的数据DOUT输出，字时钟ADCLRC ，位时钟ADCBCLK和ADC的主时钟ADCMCLK 。
这使得ADC和DAC独立运行。
音频接口可以被配置成主或从模式下操作。在从模式
ADCLRC和ADCBCLK ， DACLRC和DACBCLK都是输入。在主控模式下ADCLRC和
ADCBCLK ， DACLRC和DACBCLK都是输出。 DAC的和ADC可以以任意组合
的主或从模式。
每个DAC都有自己的数字音量控制可调节步长为0.5dB 。该数字音量
控制器可以独立地操作。此外，零交叉检测电路被提供给每个
DAC的数字音量控制。数字音量控制检测通过零过渡
更新卷前点。这最大限度地减少可听声和'拉链'噪声的增益值
改变。
该装置的内部功能控制是通过三线式串行或引脚可编程控制接口。
该软件控制接口可以是异步的音频数据接口作为控制数据将
重新同步到音频处理内部。
提供使用128fs ， 192fs ， 256fs ， 384fs ， 512fs或768fs的主时钟运行的DAC ，
和256fs ， 384fs ， 512fs和768fs被设置为ADC 。在时钟之间从模式选择
速率自动进行控制。在主控模式下，采样率被控制位设置ADCRATE
和DACRATE 。从音频采样率（ FS ）小于8KS / s到192ks允许用于DAC /秒
和从少于32ks / s到96ks / s的ADC的，提供适当的主时钟被输入。
音频数据接口支持右，左，我
2
S接口音格式连同一个高度灵活的DSP
串行端口接口。
音频数据采样价格。
在一个典型的数字音频系统中，只有一个中央时钟源产生一个参考时钟
其中所有的音频数据的处理是同步的。这个时钟是通常被称为音频系统的
主时钟。外部主系统时钟可以直接通过ADC和DAC被应用
MCLK输入引脚（S ），没有必要的软件配置。在一个系统中，其中有一些
建议的参考时钟可能的源，该时钟源具有最低
抖动用于优化ADC和DAC的性能。
该DAC主时钟WM8772EFT支持的音频采样率从128fs到768fs ，其中fs
是音频采样频率（ DACLRC ）一般为32kHz ， 44.1kHz的， 48kHz的， 96kHz或192kHz的（对
只有DAC操作） 。 ADC的主时钟WM8772EFT支持的音频采样率从
256fs到768fs ，这里fs是音频取样频率（ ADCLRC ）通常为32kHz ， 44.1kHz时，
48kHz的， 96kHz或192kHz的。主时钟用于操作数字滤波器和噪声整形
电路。
在从模式下WM8772EFT有一个主时钟检测电路，自动确定
（+/- 32主系统内的时钟频率和采样率之间的关系，以
时钟） 。如果有一个大于32的时钟误差的接口默认为768fs模式。主
时钟必须与ADCLRC和DACLRC分别进行同步，虽然WM8772EFT是
包容在这个时钟相位变化或抖动。表6示出了典型的主时钟频率
输入的WM8772EFT 。
w
2005年PD月修订版4.2
48
