ADV7320/ADV7321
时序特定网络阳离子
V
AA
= 2.375 V至2.625 V ，V
DD
= 2.375 V至2.625 V ，V
DD_IO
= 2.375 V至3.6 V ，V
REF
= 1.235 V ，R
SET
= 3040 , R
负载
= 300 Ω 。所有
规格牛逼
民
给T
最大
（0℃至70℃ ） ，除非另有说明。
表4 。
参数
MPU端口
1
SCLOCK频率
SCLOCK高脉冲宽度，T
1
SCLOCK低脉冲宽度，T
2
保持时间（起始条件） ，T
3
建立时间（启动条件） ，T
4
数据建立时间，t
5
SDATA ， SCLOCK上升时间，t
6
SDATA ， SCLOCK下降时间，t
7
建立时间（停止条件） ，T
8
复位低电平时间
模拟输出
模拟输出延迟
2
输出偏斜
时钟控制和像素PORT
3
f
CLK
f
CLK
时钟高电平时间，t
9
时钟低电平时间，t
10
数据建立时间，t
111
数据保持时间，t
121
SD输出访问时间，t
13
SD输出保持时间，t
14
高清输出访问时间，t
13
高清输出保持时间，t
14
流水线延迟
4
民
0
0.6
1.3
0.6
0.6
100
300
300
0.6
100
7
1
29.5
81
40
40
2.0
2.0
15
5.0
14
5.0
63
76
35
41
36
典型值
最大
400
单位
千赫
s
s
s
s
ns
ns
ns
s
ns
ns
ns
兆赫
兆赫
％ 1 CLK周期
％ 1 CLK周期
ns
ns
ns
ns
ns
ns
CLK周期
CLK周期
CLK周期
CLK周期
CLK周期
SD PAL方形像素模式
PS / HD异步模式
测试条件
有关此时间后第一个时钟产生
重复启动条件
SD （ 2 × ， 16 × ）
SD分量模式（ 16 × ）
PS （ 1 × ）
PS（ 8× ）
HD（ 2 × 1× ）
1
2
通过特性保证。
从时钟的上升沿到DAC输出满量程转换的50 ％点的50％点测得的输出延迟。
3
数据： C [ 9 ： 0 ] ; Y [ 9：0] ， S [ 9：0]
控制： P_HSYNC ， P_VSYNC ， P_BLANK ， S_HSYNC ， S_VSYNC ， S_BLANK
4
SD ， PS = 27 MHz时， HD = 74.25兆赫。
第0版|第8页88
