ADuM3100
电气规格， 5 V工作电压
1
4.5 V ≤ V
DD1
≤ 5.5 V, 4.5 V ≤ V
DD2
≤5.5 V的所有最小值/最大值规格适用于整个推荐的工作范围，
除非另有说明。所有典型规格在T
A
= 25 ° C，V
DD1
= V
DD2
= 5 V.
表1中。
参数
DC特定网络阳离子
输入电源电流，静态
输出电源电流，静态
输入电源电流（ 25 Mbps）的
（见图4）
输出电源电流
2
（ 25 Mbps）的
（见图5）
输入电源电流（ 100 Mbps）的
（见图4）
输出电源电流
2
（ 100 Mbps）的
（见图5）
输入电流
逻辑高输出电压
逻辑低输出电压
符号
I
DD1 （ Q）
I
DD2 （ Q）
I
DD1 (25)
I
DD2 (25)
I
DD1 (100)
I
DD2 (100)
I
I
V
OH
V
OL
10
V
DD2
0.1
V
DD2
0.8
民
典型值
1.3
0.15
3.2
0.6
10
2.1
+0.01
5.0
4.6
0.0
0.03
0.3
最大
1.8
0.25
4.5
1.1
15
2.9
+10
单位
mA
mA
mA
mA
mA
mA
μA
V
V
V
V
V
测试条件
V
I
= 0 V或V
DD1
V
I
= 0 V或V
DD1
12.5 MHz的逻辑信号频率。
12.5 MHz的逻辑信号频率。
50 MHz的逻辑信号频率。
50 MHz的逻辑信号频率。 ，
只有ADuM3100BR
0 ≤ V
IN
≤ V
DD1
I
O
= -20 μA ，V
I
= V
IH
I
O
= -4毫安，V
I
= V
IH
I
O
= 20 μA ，V
I
= V
IL
I
O
= 400 μA ，V
I
= V
IL
I
O
= 4毫安， V
I
= V
IL
0.1
0.1
0.8
交换特定网络阳离子
对于ADuM3100AR
最小脉冲宽度
3
最大数据速率
4
对于ADuM3100BR
最小脉冲宽度
4
最大数据速率
4
对于所有等级
传播延迟时间为逻辑低电平
产量
5, 6
（参见图6）
传播延迟时间为逻辑高电平
产量
5, 6
（参见图6）
脉冲宽度失真|吨
PLH
t
PHL
|
6
随温度变化
7
传播延迟偏斜（等于温度）
6, 8
传播延迟偏斜（等于温度，
耗材）
6, 8
输出上升/下降时间
共模瞬态抗扰度在
逻辑低/高输出
9
输入动态电源电流
10
输出动态电源电流
10
参见第6页的笔记
.
PW
25
40
ns
Mbps的
C
L
= 15 pF的， CMOS的信号
水平
C
L
= 15 pF的， CMOS的信号
水平
C
L
= 15 pF的， CMOS的信号
水平
C
L
= 15 pF的， CMOS的信号
水平
C
L
= 15 pF的， CMOS的信号
水平
C
L
= 15 pF的， CMOS的信号
水平
C
L
= 15 pF的， CMOS的信号
水平
C
L
= 15 pF的， CMOS的信号
水平
C
L
= 15 pF的， CMOS的信号
水平
C
L
= 15 pF的， CMOS的信号
水平
C
L
= 15 pF的， CMOS的信号
水平
V
I
= 0或V
DD1
, V
CM
= 1000 V
PW
100
6.7
150
10
ns
Mbps的
t
PHL
t
PLH
PWD
10.5
10.5
0.5
3
18
18
2
ns
ns
ns
PS /°C的
t
PSK1
t
PSK2
t
R
, t
F
|厘米
L
|,
|厘米
H
|
I
DDI （ D）
I
DDO （ D）
25
3
35
0.09
0.02
8
6
ns
ns
ns
KV / μs的
毫安/ Mbps的
毫安/ Mbps的
版本A |第16页3
