ADuC834
DAC
该ADuC834集成了一个12位，电压输出DAC
片上。它能够驱动的轨到轨电压输出缓冲
为10kΩ / 100 pF的。它有两个可选范围， 0 V至V
REF
（该接口
最终带隙2.5 V基准电压）和0 V至AV
DD
。它可以工作在
12位或8位模式。该DAC具有一个控制寄存器， DACCON ，
和两个数据寄存器， DACH /升。 DAC的输出可以是
编程，以出现在引脚3或引脚12。应当注意
在12位模式时，DAC输出电压将被更新为
一旦DACL SFR数据已写入;因此，该
DAC数据寄存器，应先更新DACH ，其次
通过DACL 。 12位DAC的数据应被写入DACH / L
右对齐，使得DACL中包含的低8位，
与DACH的下半字节包含高4位。
表XV 。 DACCON SFR位功能
位
7
6
5
4
名字
–––
–––
–––
DACPIN
描述
留作将来使用
留作将来使用
留作将来使用
DAC输出引脚选择。
设置由用户直接将DAC输出引脚12 （ P1.7 / AIN4 / DAC ） 。
用户清0，直接DAC输出引脚3 （ P1.2 / DAC / IEXC1 ） 。
DAC的8位模式位。
由用户设置，使8位DAC操作。在此模式中， 8位中的DACL SFR被路由
到8个MSB的DAC和低4位的DAC被设置为零。
用户清0操作DAC在运作正常的12位模式。
DAC输出范围位。
通过设置用户配置的0 -AV系列DAC
DD
.
用户清除配置为0 V - 2.5 V DAC范围（V
REF
).
DAC清除位。
设置为1 ，使能DAC正常运行。
清0，用户重置DAC数据寄存器DACL / H为零。
DAC使能位。
设置为1 ，使能DAC正常运行。
清0，用户断电的DAC 。
DAC数据寄存器
3
DAC8
2
DACRn
1
DACCLR
0
DACEN
DACH / L
功能
SFR地址
上电默认值
位寻址
使用D / A转换器
DAC数据寄存器，写的用户更新DAC输出。
DACL （ DAC数据低字节）
FBH
DACH （ DAC数据高字节）
FCH
00H
两个寄存器
No
两个寄存器
这种架构的特点包括内在保证单
张力和卓越的微分线性。如图
图21 ，参考源DAC是用户选择
软件。它可以是视听
DD
或V
REF
。在0至AV
DD
模式，
从0 V的DAC输出传输函数跨越的电压
在AV
DD
引脚。在0至V
REF
模式时，DAC输出传递
功能涵盖了从0 V至内部V
REF
（ 2.5 V ） 。该DAC
输出缓冲放大器设有一个真正的轨到轨输出级
实施。这意味着，卸载，每个输出是
能力之内既AV小于100 mV的摇摆的
DD
和地面。此外， DAC的线性度规格（当
驾驶一个10kΩ电阻负载接地）通过保证
在0至V除了代码0到48的全部传递函数
REF
模式0100， 3950 4095在0至V
DD
模式。
近地面和V线性退化
DD
是由饱和
输出放大器呃，以及其影响一般代表
（忽略的偏移和增益误差）示于图22。
在图22中虚线表示的理想传递函数，并
实线代表什么的传递函数可能看起来
喜欢与端点非线性由于输出的饱和
放大器。
–34–
REV 。一
片上的D / A转换器的结构包括一个电阻器的
接着一个输出缓冲放大器，所述功能串DAC
其中性等价物示于图21 。
AV
DD
V
REF
R
产量
卜FF器
R
12
DAC
ADuC834
R
高-Z
关闭
（ FROM MCU ）
R
R
图21.电阻串DAC功能等同
