位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第484页 > ADUC7026BSTZ62I-RL > ADUC7026BSTZ62I-RL PDF资料 > ADUC7026BSTZ62I-RL PDF资料1第12页
ADuC7019/20/21/22/24/25/26/27
表5. SPI主模式正时（相位模式= 1 ）
参数
t
SL
t
SH
t
DAV
t
DSU
t
DHD
t
DF
t
DR
t
SR
t
SF
1
2
描述
SCLOCK低脉冲宽度
1
SCLOCK高脉冲宽度
1
数据输出有效SCLOCK边沿后
SCLOCK边沿前，数据输入建立时间
2
SCLOCK边沿后的数据输入保持时间
2
数据输出下降时间
数据输出上升时间
SCLOCK上升时间
SCLOCK下降时间
民
典型值
（ SPIDIV + 1 ） ×吨
HCLK
（ SPIDIV + 1 ） ×吨
HCLK
最大
25
1 × t
UCLK
2 × t
UCLK
5
5
5
5
12.5
12.5
12.5
12.5
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
t
HCLK
取决于时钟分频器或CD位PLLCON MMR 。吨
HCLK
= t
UCLK
/2
CD
.
t
UCLK
= 23.9纳秒。它对应于从PLL时钟分频器之前的41.78 MHz的内部时钟。
SCLOCK
（极性= 0 ）
SCLOCK
（极性= 1 ）
t
SH
t
SL
t
SR
t
SF
t
DAV
MOSI
最高位
t
DF
t
DR
BITS 6-1
最低位
MISO
在MSB
BITS 6-1
在LSB
04955-055
t
DSU
t
DHD
图6. SPI主模式正时（相位模式= 1 ）
版本A |第12页92
