X40430 / X40431 - 初步信息
引脚说明
（续）
针
8
名字
SDA
功能
串行数据。
SDA是用于将数据传输进和流出所述装置的一个双向引脚。它有一个
漏极开路输出，可以有线或运算与其它漏极开路或集电极开路输出。该引脚
需要一个上拉电阻和输入缓冲器总是有效（没有门） 。
看门狗输入。
前高后在SDA （LOW过渡而SCL从高电平变为低电平触发
其次为停止条件）重新启动看门狗定时器。在缺乏这种过渡
看门狗超时周期产生废物处置条例去激活。
串行时钟。
串行时钟控制数据输入和输出的串行总线时序。
写保护。
可湿性粉剂高阻止写入的设备（包括所有的寄存器）的任何位置。
它有一个内部下拉电阻。
V3电压监视输入。
当V3MON输入小于V
TRIP3
电压， V3FAIL云
低。该输入可以监视通过一个外部电阻分压器一个不稳定的电源供电还是可以的
监控，无需外部元件的第三电源。连接V3MON到V
SS
or
V
CC
当
不使用。
V3电压故障输出。
这种开漏输出变为低电平时V3MON小于V
TRIP3
和
变为高电平时V3MON超过V
TRIP3
。还有在这个引脚没有电复位延时电路。
WDO输出。
WDO为低电平有效，漏极开路输出，变为有效每当watch-
看门狗定时器变为有效。
电源电压
9
10
11
SCL
WP
V3MON
12
13
14
V3FAIL
WDO
V
CC
操作原理
上电复位
通电到X40430 / 31激活电源
上电复位电路，拉一下RESET / RESET引脚
活跃的。这个信号提供了几个好处科幻TS 。
- 它可以防止系统微处理器启动
操作与insuf网络cient电压。
- 它可以防止处理器运行前向台站
bilization振荡器。
- 它可以让时间FPGA来下载它的配置网络连接gura-
用前，该电路的初始化。
- 它可以防止通信的EEPROM ，大大
降低数据损坏的上电的可能性。
当V
CC
超过该设备V
TRIP1
阈值
对于T
PURST
（可选）电路释放RESET
（ X40431 ）和RESET （ X40430 ）引脚允许系统
开始操作。
图1.连接一个手动复位按钮式
X40430
系统
RESET
RESET
MR
手册
RESET
V
CC
手动复位
通过在MR连接的按钮，以
地面上，设计师增加了手动复位系统capa-
相容性。 MR引脚为低电平时的按钮是
封闭和RESET / RESET引脚保持高电平/低电平
直到被释放的按钮和用于吨
PURST
There-
后。
REV 1.2.3 00年11月28日
www.xicor.com
特性如有变更，恕不另行通知。
3 24
