飞利浦半导体
产品speci fi cation
低通用LCD驱动
复用率
7
我的特征
2
C总线
PCF8576D
应答时钟脉冲，使SDA线稳定
期间的应答相关的高电平期间LOW
时钟脉冲（设置和保持时间必须考虑到
考虑） 。主机接收器必须结束信号
数据到发射机通过不产生应答
对已经在从器件输出的最后一个字节。
在这种情况下发射器必须保持数据线HIGH
使主机产生一个停止条件（见
Fig.16).
7.5
PCF8576D我
2
C总线控制器
在我
2
C总线是双向，两线通信
不同的芯片或模块之间。的两行是一个
串行数据线（SDA）和串行时钟线（SCL） 。两
线必须通过一个上拉被连接到正电源
电阻器可连接到装置的输出级。
当公交车是不是数据传输，可以只启动
忙。
在芯片在玻璃上的应用程序的迹线电阻，其中
从SDA焊盘到系统SDA线可以是
显著，分压器由总线产生
上拉电阻和氧化铟锡（ ITO）的轨道
性。因此，有必要对轨道最小化
从SDA焊盘到系统SDA线向电阻
保证在确认有效的低电平
周期。
7.1
位传输
该PCF8576D充当我
2
C总线从接收器。它
不是我主动
2
C总线传输或传输数据到I
2
C总线
主接收器。从PCF8576D输出的唯一数据
是所选择的设备的确认信号。
设备的选择取决于我
2
C总线的从机地址，
所传送的命令数据，并在硬件上
子地址。
在单个器件应用中，硬件子地址
输入A0 ，A1和A2通常连接到V
SS
哪
定义了硬件子地址0。在多种设备
应用程序的A0 ， A1和A2连接到V
SS
或V
DD
in
根据二进制编码方案，使得没有两个
与普通的I设备
2
C总线的从机地址有
同样的硬件子地址。
7.6
输入滤池
每个时钟脉冲期间的一个数据位被传输。该
SDA线上的数据必须在高保持稳定
周期的时钟脉冲，作为在此变化中的数据线
时间将被解释为一个控制信号（见图13 ） 。
7.2
START和STOP条件
数据和时钟线保持高电平时，总线不
忙。数据线，而一个高向低转换
时钟为高电平被定义为起始条件（ S） 。
数据线，而时钟由低到高的跳变
为HIGH时被定义为停止条件（P） （见图14 ） 。
7.3
系统CON组fi guration
为了提高抗噪声能力在电不利
环境中，被设置在所述RC低通滤波器
SDA和SCL线。
7.7
I
2
C总线协议
所述的装置产生的消息是一个“发送部” ，一个设备
接收的消息是“接收器” 。该装置
控制消息的“主”和它的设备
由主控制是'奴隶'， （见图15 ） 。
7.4
应答
可以从被传输的数据字节的数目
发射器的START和STOP之间的接收器
条件是无限的。每个8位字节之后
一个应答位。应答位是一个
总线上的高电平信号被断言由
发射器在此期间，主机产生的
额外的应答时钟脉冲。一个解决
从接收器必须产生一个应答
接收每个字节。另外一个主接收器必须生成
一个接收已在每个字节后确认
同步输出从机发送的。在承认
设备必须下拉SDA线在
两个我
2
C总线从地址（ 01110000和01110010 ）
为PCF8576D被保留。的至少显著位
从机地址，一个PCF8576D会回应是
通过连接到其输入SA0的级别定义。该PCF8576D
是一个只写设备，不会对读响应
访问。有两个保留从地址允许
下面就同我
2
C总线：
截至16 PCF8576Ds非常大的LCD应用
使用两种类型的液晶显示器多路驱动的。
在我
2
C总线协议如图17所示。该序列是
从我一开始条件（ S）发起
2
C总线
主随后是两个可能的1
PCF8576D从地址可用。所有PCF8576Ds
其SA0输入对应位的从机地址0
通过认定并行的应答响应。这
I
2
C总线传输的所有PCF8576Ds的SA0忽略
输入被设置为选择项层次。
20
2004年12月22日
