飞利浦半导体
产品speci fi cation
低通用LCD驱动
复用率
6.5
6.5.1
振荡器
I
NTERNAL时钟
6.9
背板输出
PCF8576D
在PCF8576D和LCD驱动器的内部逻辑
信号或者通过其内部振荡器或由定时
外部时钟。内部振荡器通过使能
连接OSC脚V
SS
。如果内部振荡器
使用时，从引脚CLK的输出可以用作时钟
信号为几个PCF8576Ds在属于系统
级联连接。上电后， SDA引脚必须
高以保证时钟开始计时。
6.5.2
E
XTERNAL时钟
CLK引脚允许通过一个外部时钟输入
连接销OSC到V
DD
.
LCD的帧信号的频率是通过确定
时钟频率（f
CLK
).
时钟信号必须始终提供给设备;
移除时钟可能会冻结在LCD在直流状态。
6.6
定时
LCD驱动部分包括四个背板输出
BP0至BP3将其直接连接到所述
LCD。在生成背板输出信号
根据所选择的液晶驱动模式。如果小于
4背板输出要求，在未使用的输出
可以保持开路。在1 ：3的多路驱动方式中，
BP3中传送相同的信号作为BP1，因此这两个
相邻的输出可以连接到一起来增强
驱动能力。在该1：2复用驱动方式，BP0
和BP2 ， BP1和BP3分别携带相同
信号，并且还可以配对以提高驱动
的能力。在静态驱动方式相同的信号是
通过所有四个背极输出并且它们可以是
并联连接的非常高的驱动要求。
6.10
显示内存
该PCF8576D定时控制的内部数据流
装置。这包括显示数据从所述传送
显示RAM的显示段输出。在级联
应用中，每个之间的正确的定时关系
PCF8576D在系统中被保持
同步信号SYNC引脚。时机也
产生LCD帧信号，其频率为
来自于时钟频率。该帧信号
频率是从时钟频率的固定分割
无论是内部或外部时钟。
f
CLK
帧频率= ---------
-
24
6.7
显示注册
显示RAM是一个静态40
×
4位RAM哪些商店
LCD数据。在内存位图的逻辑1表示
导通状态对应的LCD段;类似地，一
逻辑0表示断开状态。有一对一
在RAM的地址和对应关系
段输出之间，以及一个RAM中的各个位
字和背板输出。第一RAM列
对应于相对于操作的40段
背板BP0 （参见图11 ） 。在复用的LCD
应用的第二的段数据，第三和
显示RAM的第四列是时间复用的
分别BP1 ， BP2和BP3 。
当显示数据被发送到PCF8576D ，所述
接收的显示数据存放在显示RAM
根据所选择的液晶驱动模式。该数据是
到达时，不等待确认存储
周期与所述的命令。根据当前的
多路驱动方式中，数据被存储单独，成对出现，
三胞胎或四胞胎。例如，在1：2模式中，
RAM数据存储每秒位。为了说明的填充
顺序，一个7段数字显示器的一个例子
显示所有驱动模式给出了图12 ;在RAM灌装
组织描述同样适用于其他类型的LCD 。
参照图12，在静态驱动方式，八个
传输的数据比特被放置八个连续的位0
显示RAM地址。在1：2模式，八个
传输的数据比特被放置在0位和第1四
连续的显示RAM地址。在1 ：3的模式，
这些位被放置在0位， 1和2的三个连续的
地址，与所述第三地址的第2位保持不变。
这最后一点可以，如果需要，可以通过一个控制
附加的传送到该地址，但应注意
为了避免相邻压倒一切的数据，因为全字节
永远传递。
16
显示屏闩锁持有，而显示数据
产生相应的多路信号。有一
在显示的数据之间的一对一的关系
锁存器， LCD段输出和的每一列
显示RAM 。
6.8
段输出
LCD驱动部分包括40段输出
S0至S39将其直接连接到LCD 。
按照生成的段输出信号
与复用背板信号和数据
居住在显示屏闩锁。当少于40段
输出是必需的，未使用的段输出应
被保持开路。
2004年12月22日
