功能说明
功能引脚说明
功能说明
功能引脚说明
CS引脚
该系统的MCU选择33879 ，用以
通信通过使用芯片选择
CS
引脚。逻辑
低
CS
使数据输出（ DO）的驱动程序，并允许
数据被从MCU转移到33879和副
反之亦然。数据移入33879是采取行动的上升
边缘
CS
.
为了避免任何杂散的数据，它是必不可少的高到低
的过渡
CS
仅信号发生时的SPI时钟（SCLK）
处于逻辑低状态。
负载检测电流将禁止在关闭报告逻辑[ 0 ]
状态。 SCLK的前八个积极转变会报告
逻辑[0]后跟8输出驱动器的状态。该
DI / DO转移数据遵循先入先出与协议
输入和输出的话转移最显著
位（ MSB）在前。
EN引脚
在33879 EN引脚使能器件。与EN
引脚为高电平，输出驱动器可以被激活，开路/短路故障
检测执行和报告。与EN引脚为低电平，所有的
输出变为无效，负载开路检测电流是
禁用，器件进入休眠模式。在33879的意志
执行上电的上升使能信号的上升沿复位。
SCLK引脚
SCLK引脚的时钟内部移位寄存器
33879.串行数据输入引脚（DI）被锁存到输入
转移在SCLK的下降沿注册。串行数据
输出（ DO）的针位移数据从移位寄存器中的上
SCLK信号的上升沿。移位的假时钟
必须避免寄存器，以确保数据的正确性。这是
至关重要的是， SCLK引脚处于逻辑低状态时，
CS
引脚进行任何过渡。出于这个原因，它是
推荐SCLK引脚被命令为逻辑低电平
当未访问的设备状态（
CS
在逻辑高电平状态） 。
同
CS
在逻辑高电平状态，信号出现在SCLK和DI
被忽略， DO输出为三态。
IN5和IN6销
该IN5和IN6命令输入允许输出五年
6 ，以在PWM应用中使用。该IN5和IN6引脚
OR- ED的串行外设接口（ SPI ）命令
输入位。对于SPI控制输出五，六时， IN5和
IN6引脚应接地或通过保持低
微处理器。当使用IN5或IN6为PWM输出，
控制SPI位必须为逻辑[ 0 ] 。最大的PWM
频率为每个输出是2.0千赫。
DI引脚
DI引脚用于串行指令的数据输入。 DI
信息被锁存到上落下的输入寄存器
SCLK的边缘。逻辑高电平状态出现在DI会编程
一个特定输出
ON 。
特定输出将接通与
的上升沿
CS
信号。相反地，逻辑低状态
出现在DI引脚编程输出
关。
具体
输出变成
关闭
同的上升沿
CS
信号。对
编程八个输出和负载开路检测电流
on
or
关，
发送DI数据与负载开路开始
检测电流的位，其次是输出8 ，输出
7 ，依此类推，以输出1 。供的每个下降沿
同时SCLK
CS
是逻辑低时，一个数据位的指令（或
OFF ）
is
加载到每个数据位的DI状态的移位寄存器。十六
的输入信息比特被要求填写输入移位
注册。
VDD引脚
VDD输入引脚用于确定的逻辑电平上的
微处理器接口（SPI）的引脚。电流从VDD是
用于驱动DO输出和上拉电流为
CS
. V
DD
必须施加于正常模式操作。本33879
设备将执行开机与应用复位
V
DD.
VPWR PIN
在V
PWR
引脚为电池输入和上电复位的
33879 IC 。在V
PWR
引脚具有内部电池反向
保护。所有内部逻辑电流从V提供
PWR
引脚。在33879将执行上电与复位
应用程序的V
PWR 。
D1 D8销
向D1至D8引脚是33879的漏极开路输出。
对于高边驱动器配置，漏极引脚
连接到电池电源。在低边驱动器配置，
漏极引脚连接到所述负载的低侧。所有
根据需要输出可单独配置。当
配置为低边驱动器，在33879的限制正
感性瞬态45V 。
DO引脚
DO引脚为移位寄存器的输出。 DO引脚
保持三态，直到
CS
引脚为逻辑低电平状态。所有
的33879设备上的故障报告为逻辑[1]通过
在DO数据引脚。不管驾驶员的结构，
开负载和短路负载被报告为逻辑[1] 。
相反，与非故障负载正常工作输出
报告为逻辑[0]。输出编程开放
33879
模拟集成电路设备数据
飞思卡尔半导体公司
15
