位置：首页 > IC型号导航 > 首字符E型号页 > 首字符E的型号第307页 > EVAL-CONTROLBRD24 > EVAL-CONTROLBRD24 PDF资料 > EVAL-CONTROLBRD24 PDF资料4第13页
AD7843
CS
t
ACQ
DCLK
DIN
忙
1
S
A2
A1
8
A0
MODE SER /
PD1 PD0
DFR
AQUIRE
转变
空闲
三态
1
8
1
8
（ START） IDLE
三态
三态
三态
DOUT
X / Y开关（ 1 ）
（ SER / DFR高）
X / Y开关（ 1,2 ）
（ SER / DFR LOW ）
关闭
关闭
11
（MSB）
10
9
8
7
6
5
4
3
2
1
0
（ LSB ）
填零
ON
关闭
关闭
ON
笔记
1
驱动程序。当X是选择的输入通道（A2 - A0 = 001 ） ，X驱动程序。当y选择输入通道（ A2 - A0 = 101） 。
WHEN PD1 ， PD0 = 10或00 ，Y将开启年底的转换。
2
司机将留在中频电源断模式11 （不可断电），直到所选输入通道，基准模式，
或掉电模式改变。
图9.转换时序，每个转换周期24 DCLKS ， 8位总线接口。没有与德迪需要DCLK延迟
cated串口
具体串行接口时序
图10示出了用于串行接口的详细时序图
到AD7843 。信息写入控制寄存器
发生在DCLK的第8上升沿在一个数据
传输。控制寄存器只能写入，如果一个起始位
检测（请参阅控制寄存器部分）的DIN和倡
下列转换的灰也依赖于存在
起始位。在整个8 DCLK周期时
数据被写入到所述部分， DOUT线将被驱动
低。转换结果的MSB同步输出
落入第九DCLK周期的边缘和在上升有效
边第十DCLK周期，因此9前导零可以
之前向MSB同步输出。这意味着看到的数据
DOUT线在24 DCLK转换周期，将
在9前导零，对12比特的形式被呈现
数据三尾随零。
的上升沿
CS
将把总线和BUSY输出
回到三态， DIN线将被忽略，如果一个反面
版本正在进行中的时候则这也将被中止。
然而，如果
CS
完成后不拉高
转换周期，那么一部分将等待下一个起始位
启动下一次转换。这意味着每个转换
不一定由被陷害
CS ，
因为一旦
CS
变低了
一部分将检测每一个起始位和时钟控制字
在DIN之后。当AD7843是在12位转换
模式，第二个启动位不会被检测到，直到7 DCLK
脉冲后经过一个控制字已经在主频上
DIN ，即，另一START位可以在第八移入
的控制字之后的DCLK的上升沿被写入到
设备（见十五时钟周期部分） 。如果该设备是在
8位转换模式，第二个启动位不会recog-
的发布直到三DCLK脉冲控制后，已经过去了
字已经移入，即，另一START位可
在主频上的第四个DCLK的上升沿控制字后，
已被写入到设备。
因为一个起始位可以在转换过程中确认，
装置的时钟可以用于下一次转换控制字
在当前的转换过程中，使AD7843的COM
一个完整的转换周期，在不到24 DCLKs 。
CS
t
1
DCLK
t
4
t
8
t
5
t
6
t
6
t
9
t
10
t
7
DIN
忙
PD0
t
2
t
11
t
12
DB11
DB10
DOUT
t
3
图10.详细的时序图
第0版
–13–
