位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第930页 > CY7C1386DV25 > CY7C1386DV25 PDF资料 > CY7C1386DV25 PDF资料1第8页
CY7C1386DV25 ， CY7C1386FV25
CY7C1387DV25 ， CY7C1387FV25
写信号（ GW ， BWE和BW
X
）和ADV输入是
在这第一个周期忽略。
ADSP触发写操作需要两个时钟周期来
完整的。如果网关被置为低电平的第二个时钟崛起，
数据提交给DQ
x
输入端被写入到
在该存储芯对应的地址位置。如果是GW
高，则写操作被BWE和体重控制
X
信号。
该
CY7C1386DV25/CY7C1387DV25/CY7C1386FV25/
CY7C1387FV25提供字节写入功能，是
在写周期说明表所述。断言
字节写使能输入（ BWE ）与选定的字节写
输入将有选择地写入到只有所需的字节数。不是字节
字节写操作过程中选择将保持不变。一
同步自定时写的机制已经提供
为了简化写入操作。
该
CY7C1386DV25/CY7C1387DV25/CY7C1386FV25/
CY7C1387FV25是一种常见的IO设备，输出使能
（ OE ）必须HIGH提交数据的前拉高
DQ输入。这样做将三态输出驱动器。作为安全
预防措施，DQ是自动三态每当写
循环检测，无论OE的状态。
单写访问发起ADSC
ADSC写访问被当下列启动
条件都满足： （ 1 ） ADSC为低电平， （ 2 ） ADSP
被拉高HIGH ， （ 3 ）芯片选择断言活跃，以及（ 4 ）
的写输入相应组合（ GW ， BWE ，
和BW
X
）被置为有效进行写入所需
字节（多个） 。 ADSC触发写访问需要一个单时钟
周期完成。给出的地址被加载到
地址寄存器中，而地址前进逻辑
被传递到存储器核心。该ADV输入被忽略
在这个周期。如果全局写进行的，该数据
呈现给DQ
X
被写入相应的地址
位置在存储器核心。如果一个字节写操作进行的，只
所选择的字节写入。一个字节字节期间未选择
写操作将保持不变。一个同步的自我
定时写入机制被提供以简化的写
操作。
该
CY7C1386DV25/CY7C1387DV25/CY7C1386FV25/
CY7C1387FV25是一种常见的IO设备，输出使能
（ OE ）必须HIGH提交数据的前拉高
DQ
X
输入。这样做将三态输出驱动器。作为
安全起见， DQ
X
自动三态时
一个写周期被检测到，无论OE的状态。
突发序列
该
CY7C1386DV25/CY7C1387DV25/CY7C1386FV25/
CY7C1387FV25提供一个二位的环绕式计数器，馈送
通过
[1:0]
，实现无论是交错或线性爆裂
序列。的交错突发序列被设计
专为支持英特尔奔腾应用。线性
突发序列被设计成支持后面的处理器
线性突发序列。色同步信号序列是用户可选择的
通过MODE输入。
主张ADV较低，时钟的上升会自动递增
该数据串计数器中的脉冲串序列中的下一个地址。
读取和写入，支持突发操作。
睡眠模式
ZZ的输入引脚是一个异步输入。断言ZZ
放置在功率节省睡眠模式SRAM中。两
时钟周期都需要从这个睡眠进入或退出
模式。在此模式下，数据的完整性是有保证。
访问时进入睡眠模式挂起并不是
认为是有效的，也不是完成操作
保证。该设备必须在进入之前，取消
睡眠模式。 CE上， ADSP和ADSC必须保持非活动状态
在t的持续时间
ZZREC
之后， ZZ输入返回低电平。
交错突发地址表
（ MODE =浮动或VDD ）
第一次
地址
A1: A0
00
01
10
11
第二
地址
A1: A0
01
00
11
10
第三
地址
A1: A0
10
11
00
01
第四
地址
A1: A0
11
10
01
00
线性突发地址表（ MODE = GND）
第一次
地址
A1: A0
00
01
10
11
第二
地址
A1: A0
01
10
11
00
第三
地址
A1: A0
10
11
00
01
第四
地址
A1: A0
11
00
01
10
文件编号： 38-05548牧师* E
第8页共30
