位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第923页 > CY7C1381DV25 > CY7C1381DV25 PDF资料 > CY7C1381DV25 PDF资料1第12页
CY7C1381DV25 ， CY7C1381FV25
CY7C1383DV25 ， CY7C1383FV25
当TAP控制器处于Capture -IR状态，两个
至少显著位被装入一个二进制的“ 01”模式，以
允许在板级串行测试数据路径的故障隔离。
旁路寄存器
为了节省时间，当依次通过寄存器移位的数据，它是
有时是有利的，跳过某些芯片。旁路
寄存器是一个单比特寄存器，它可以被放置的
TDI和TDO球。这允许数据通过移位
SRAM具有最小的延迟。旁路寄存器被置为低电平
(V
SS
）当执行BYPASS指令。
边界扫描寄存器
边界扫描寄存器连接到所有的输入和
双向滚珠上的SRAM中。
边界扫描寄存器装入的内容
内存IO环时， TAP控制器处于Capture -DR
状态，然后在TDI和TDO球时之间放置
控制器移动到Shift-DR状态。在EXTEST ，
SAMPLE / PRELOAD和SAMPLE Z指令可用于
捕捉到的输入和输出环的内容。
边界扫描顺序表显示的顺序的
位的连接。每个位对应于所述凸块中的一个
关于SRAM封装。寄存器的MSB连接
到TDI， LSB连接到TDO 。
（ID）的注册
该ID寄存器装入一个特定供应商的32位代码
在Capture-DR状态时， IDCODE指令
在指令寄存器加载。 IDCODE已硬连线
入SRAM并且可以被移出时，TAP控制器
在Shift-DR状态。 ID寄存器具有供货商代码和
在所描述的其它信息
识别寄存器
说明第14页。
TAP指令集
概观
八个不同的指令可以用三个位
指令寄存器。所有的组合都列在
鉴定
守则第15页。
这三个指令列为
保留，并且不能被使用。其他五个指令
在下面详细描述。
指令在加载到TAP控制器
shift-IR状态，当指令寄存器之间放置
TDI和TDO 。在这种状态下，指令被移位
通过指令通过TDI和TDO球登记。
执行该指令一旦被移入时， TAP
控制器需要移动到更新-IR状态。
EXTEST
EXTEST指令使预加载的数据是
驱出通过系统输出引脚。该指令还
将选择的边界扫描寄存器连接串行
在移位-DR控制器的TDI和TDO之间的访问
状态。
IDCODE
IDCODE指令导致一个特定供应商的32位代码
被加载到指令寄存器中。它还会将
TDI和TDO球和允许的指令寄存器
该IDCODE被移出设备时， TAP
控制器进入Shift-DR状态。
IDCODE指令被装载到指令寄存器
在上电时或者每当TAP控制器给出一个测试
逻辑复位状态。
SAMPLE Z
该SAMPLE Z指令导致边界扫描寄存器
要连接的TDI和TDO的球时的TAP之间
控制器处于Shift-DR状态。 SAMPLE Z指令
将所有SRAM输出成高阻状态。
采样/预
SAMPLE / PRELOAD是1149.1强制性指令。当
在SAMPLE / PRELOAD指令加载到
指令寄存器和TAP控制器处于Capture -DR
状态下，对输入数据和输出引脚的快照是
捕捉到边界扫描寄存器。
用户必须意识到， TAP控制器时钟只能
工作在频率高达20 MHz ，而SRAM时钟
经营超过幅度快一个数量级。因为
还有，在时钟频率有很大差异，这是
可能是在Capture-DR状态，输入或输出
将进行过渡。那么TAP可以尝试捕捉
信号，而在过渡（稳态） 。这不会伤害
该设备，但也不能保证作为对值，该值将
被捕获。可重复的结果可能是不可能的。
为了保证边界扫描寄存器将捕获
的信号的正确值， SRAM的信号必须稳定
足够长的时间，以满足TAP控制器的捕获建立加
保持时间（T
CS
和T
CH
） 。 SRAM的时钟输入可能不
正确地捕捉到，如果没有办法在一个设计停止（或
一个SAMPLE / PRELOAD指令时慢）的时钟。如果这
是一个问题，它仍然是可能的以捕获所有的其它信号和
简单地忽略CK和CK中捕捉到的值
边界扫描寄存器。
一旦数据被捕获，能够通过移出数据
把TAP进入Shift-DR状态。这会将
TDI和TDO引脚之间的边界扫描寄存器。
PRELOAD允许的初始数据图案被放置在所述
边界扫描寄存器单元的锁存并行输出
之前的另一个边界扫描测试操作的选择。
数据为样本和预紧阶段转移
需要时可同时出现;也就是说，当数据
捕获移出，预装的数据移入。
绕行
当BYPASS指令，在指令加载
注册和TAP置于Shift-DR状态，旁路
注册置于TDI和TDO球之间。该
利用BYPASS指令的是，它缩短了
当多个设备被连接的边界扫描路径
同时在电路板上。
EXTEST输出总线三态
IEEE标准1149.1任务的TAP控制器
能够把输出总线为三态模式。
边界扫描寄存器都有特定的位位于位＃ 85
（ 119 - BGA封装）或位＃ 89 （ 165 - FBGA封装） 。
当此扫描单元，称为“外测试输出总线三态”，是
在更新-DR状态被锁存到预加载寄存器
第12页28
文件编号： 38-05547牧师* E
[+ ]反馈
