位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第1275页 > CY7C1381D-100AXC > CY7C1381D-100AXC PDF资料 > CY7C1381D-100AXC PDF资料2第11页
初步
TAP控制器框图
0
旁路寄存器
2 1 0
CY7C1381D
CY7C1383D
状态，然后在TDI和TDO球时之间放置
控制器移动到Shift-DR状态。在EXTEST ，
SAMPLE / PRELOAD和SAMPLE Z指令可用于
捕捉到的I / O环的内容。
边界扫描顺序表显示的顺序的
位的连接。每个位对应于所述凸块中的一个
关于SRAM封装。寄存器的MSB连接
以TDI和LSB连接到TDO 。
标识（ID ）注册
ID寄存器中装入了一个供应商特定的， 32位的代码
在Capture-DR状态时， IDCODE指令
在指令寄存器加载。 IDCODE已硬连线
入SRAM并且可以被移出时，TAP控制器
在Shift-DR状态。 ID寄存器具有供货商代码和
在识别寄存器描述的其他信息
定义表。
TAP指令集
概观
TDI
选择
电路
指令寄存器
31 30 29 . . . 2 1 0
S
选举
CIRCUITR
y
TDO
识别寄存器
x . . . . . 2 1 0
边界扫描寄存器
TCK
TMS
TAP控制器
执行TAP复位
复位通过将TMS强制执行HIGH （V
DD
）为5
TCK的上升沿。这个复位，不影响操作
SRAM的和，而SRAM的是，可以执行
操作。
上电时， TAP会在内部复位，以确保TDO
出现在高阻状态。
TAP寄存器
寄存器连接在TDI和TDO球之间
允许数据被扫描入出SRAM测试的
电路。只有一个寄存器可以通过时间来选择
指令寄存器。数据被串行地加载到TDI的球
在TCK的上升沿。数据是在TDO输出球
TCK的下降沿。
指令寄存器
三个位指令可以被串行加载到指令
注册。当它被放置之间的此寄存器被加载
如图所示，在TAP控制器模块TDI和TDO球
图。上电时，指令寄存器装入
IDCODE指令。它还加载IDCODE
如果指令控制器处于复位状态如
在上一节中描述。
当TAP控制器处于Capture -IR状态，两个
至少显著位被装入一个二进制的“ 01”模式，以
允许在板级串行测试数据路径的故障隔离。
旁路寄存器
为了节省时间，当依次通过寄存器移位的数据，它是
有时是有利的，跳过某些芯片。旁路
寄存器是一个单比特寄存器，它可以被放置的
TDI和TDO球。这允许数据通过移位
SRAM具有最小的延迟。旁路寄存器被置为低电平
(V
SS
）当执行BYPASS指令。
边界扫描寄存器
边界扫描寄存器连接到所有的输入和
双向滚珠上的SRAM中。
边界扫描寄存器装入的内容
内存I / O环时， TAP控制器处于Capture -DR
八个不同的指令可以用三个位
指令寄存器。所有的组合中列出的
指令代码表。这三个指令列
作为保留，不应使用。其他五个指令
系统蒸发散在下文中详细描述的。
在这个SRAM中使用的TAP控制器不能完全兼容
1149.1约定，因为一些强制性1149.1
说明未完全实现。
TAP控制器不能用来加载地址数据或
控制信号到SRAM ，不能预载I / O的
缓冲区。该SRAM不实现1149.1命令
EXTEST和INTEST或预载部分
SAMPLE / PRELOAD ;相反，它执行我的捕获/ O
当这些指令执行环。
指令在加载到TAP控制器
按住Shift -IR时，指令寄存器处于中间状态
TDI和TDO 。在这种状态下，指令被移位
通过指令通过TDI和TDO球登记。
执行该指令一旦被移入时， TAP
控制器需要移动到更新-IR状态。
EXTEST
EXTEST是一个强制性1149.1指令，就是要
每当指令寄存器载入所有执行
0。 EXTEST未在此SRAM的TAP控制器实现，
因此，这种设备不符合1149.1 。技术咨询
控制器会识别全0的指令。
当EXTEST指令加载到指令
寄存器， SRAM的响应，就好像一个SAMPLE / PRELOAD
指令已被加载。之间有一个区别
这两个指令。不同的是SAMPLE / PRELOAD
指令EXTEST会将SRAM的输出在高-Z
状态。
IDCODE
IDCODE指令导致供应商特定的32位代码
被加载到指令寄存器中。它还会将
TDI和TDO球和允许的指令寄存器
该IDCODE被移出设备时， TAP
控制器进入Shift-DR状态。
文件编号： 38-05544修订版**
第11页29
