位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第678页 > ICS9LPR501YGLFT > ICS9LPR501YGLFT PDF资料 > ICS9LPR501YGLFT PDF资料1第1页
集成
电路
系统公司
ICS9LPR501
64 -PIN CK505 /全集成稳压器
推荐应用：
CK505与完全集成的稳压器兼容的时钟
输出特点：
2 - CPU差分低功耗推挽对
10 - SRC差分低功耗推挽对
1 - CPU / SRC可选的差分低功耗推挽
对
1 - SRC / DOT可选的差分低功耗推挽
对
5 - PCI ， 33MHz的
1 - PCI_F ， 33MHz的自由运行
1 - USB ， 48MHz的
1 - REF ， 14.318MHz
关键的特定连接的阳离子：
CPU输出循环周期抖动< 85ps
SRC输出循环周期抖动<精度为125ps
PCI输出循环周期抖动< 250PS
+/-对CPU & SRC时钟100ppm的频率精度
特点/优势：
不要求电压外部调整管
调节器
支持扩频调制，默认为0.5 ％
流传下来
使用外部14.318MHz晶振，外部晶振的负载
盖所需的频率调谐
可选择的SRC差动推挽对之间
和两个单端输出
引脚配置
PCI0/CR#_A
VDDpci
PCI1/CR#_B
PCI2/TME
PCI3
PCI4/SRC5_EN
PCI_F5/ITP_EN
GNDPCI
VDD48
USB_48MHz/FSLA
GND48
VDD96_IO
DOTT_96/SRCT0
DOTC_96/SRCC0
GND
VDD
SRCT1/SE1
SRCC1/SE2
GND
VDDPLL3_IO
SRCT2/SATAT
SRCC2/SATAC
GNDSRC
SRCT3/CR#_C
SRCC3/CR#_D
VDDSRC_IO
SRCT4
SRCC4
GNDSRC
SRCT9
SRCC9
SRCC11/CR#_G
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
SCLK
SDATA
REF0/FSLC/TEST_SEL
VDDref
X1
X2
GNDREF
FSLB / TEST_MODE
CK_PWRGD / PD ＃
VDDcpu
CPUT0
CPUC0
GNDCPU
CPUT1_F
CPUC1_F
VDDCPU_IO
NC
CPUT2_ITP/SRCT8
CPUC2_ITP/SRCC8
VDDSRC_IO
SRCT7/CR#_F
SRCC7/CR#_E
GNDSRC
SRCT6
SRCC6
VDDSRC
PCI_STOP#/SRCT5
CPU_STOP#/SRCC5
VDDSRC_IO
SRCC10
SRCT10
SRCT11/CR#_H
64引脚TSSOP
*内部上拉电阻
**内部下拉电阻
表1 ： CPU频率选择表
FS
L
C
B0b7
0
0
0
0
1
1
1
1
2
FS
L
B
B0b6
0
0
1
1
0
0
1
1
1
FS
L
A
B0b5
0
1
0
1
0
1
0
1
1
中央处理器
兆赫
266.66
133.33
200.00
166.66
333.33
100.00
400.00
SRC
兆赫
PCI
兆赫
REF
兆赫
U
SB
兆赫
DOT
兆赫
100.00
33.33
14.318
48.00
96.00
版权所有
1. FS
L
A和FS
L
B是低门槛inputs.Please看到V
IL_FS
和V
IH_FS
规格
在输入/电源/通用输出参数表正确的价值观。
另请参阅测试澄清表。
2. FS
L
C是一个三电平输入。请参阅V
IL_FS
和V
IH_FS
规范中的输入/电源/通用输出参数表正确的价值观。
1118E—08/08/07
9LPR501
