集成
电路
系统公司
ICS952003
初步产品评测
字节17 ：输出分频器控制寄存器
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
名字
AGP_INV
ZCLK_INV
SD_INV
CPU_INV
PCI股利3
PCI 2区
PCI股利1
PCI股利0
PWD
0
0
0
0
X
X
X
X
描述
AGP相位反转位
ZCLK相位反转位
SDRAM相逆位
CPUCLK相位反转位
PCI时钟分频比可以是
通过这4位配置
个别。对于分选
表见表2。默认的
上电锁存FS分。
表1
表2
格（ 3：2）
DIV （ 1 ： 0 ）
00
01
10
11
00
/2
/3
/5
/7
01
/4
/6
/10
/14
10
/8
/12
/20
/28
11
/16
/24
/40
/56
格（ 3：2）
DIV （ 1 ： 0 ）
00
01
10
11
00
/4
/3
/5
/7
01
/8
/6
/10
/14
10
/16
/12
/20
/28
11
/32
/24
/40
/56
字节18 ：组斜控制寄存器
位
第7位
第6位
第5位
B这4
第3位
第2位
第1位
位0
名字
CPU_Skew 1
CPU_Skew 0
SD_Skew 1
SD_Skew 0
（保留）
PLL2 FS2
PLL2 FS1
PLL2 FS0
PWD
1
1
0
0
0
0
0
0
描述
这些2比特延迟CPUCLKT / C（ 1 ：0）
时钟相对于所有其他时钟。
00 = 0PS 01 = 250PS 10 = 500PS 11 = 750ps
这些2比特延迟SDRAM的相对于
CPUCLK
00 = 0PS 01 = 250PS 10 = 500PS 11 = 750ps
（保留）
（请参阅频率表）
频率表
B18第2位第1位B18 B18位0 VCO
0
0
0
0
0
1
PLL1&2
0
1
0
PLL1&2
0
1
1
PLL2
1
0
0
PLL2
1
0
1
PLL2
1
1
0
PLL2
1
1
1
PLL2
SDRAM
ZCLK
AGP
参阅字节0 ，位2 ， 7:4
PLL1
75.40
66.00
PLL1
88.00
75.40
132.00
66.00
66.00
132.00
75.40
66.00
132.00
75.40
75.40
132.00
88.00
75.40
132.00
88.00
88.00
PCI
33.00
37.70
33.00
33.00
37.70
37.70
44.00
第三方的品牌和名称均为其各自所有者的财产。
9
