集成
电路
系统公司
ICS952003
初步产品评测
概述
该
ICS952003
是使用SIS六百五分之六百四十五风格的桌面芯片组设计，双芯片的时钟解决方案。当具有零延迟缓冲器用来
如ICS9179-06为PC133或用于DDR应用它提供了所有必需的时钟信号，以这样一种的ICS93705
系统。
该
ICS952003
是ICS时钟发生器和缓冲器一个全新的线叫做TCH （时序控制集线器）的一部分。 ICS是第一
引进整条生产线，提供全面的可编程性和灵活性，在单个时钟器件。采用使用了
串行可编程I
2
C接口，该器件可调节输出时钟通过配置频率设定，输出分频器
比，选择理想的传播率，输出偏斜，输出强度，并启用/禁用每个输出
时钟。 TCH还采用了ICS的看门狗定时器技术和复位功能，以提供在不稳定的系统安全设置
条件。 M / N控制的可配置输出频率分辨率可达为0.1MHz增量。
引脚说明
引脚数
1, 11, 13, 19, 29,
42, 48
2
3
4
5, 8, 18, 24, 25,
32, 37, 41, 46
6
7
10, 9
12
14
15
23, 22, 21, 20, 17,
16
26
27
28, 36
30, 31
引脚名称
VDD
FS0
TYPE
PWR
IN
电源为3.3V
频率选择引脚。
14.318 MHz参考时钟。
频率选择引脚。
14.318 MHz参考时钟。
频率选择引脚。
14.318 MHz参考时钟。
接地引脚3V输出。
晶振输入，名义上14.318MHz 。
晶振输出，标称14.318MHz 。
HyperZip时钟输出。
当停止除了PCICLK_F时钟的所有PCICLKs逻辑0电平，
MODE引脚处于移动模式
频率选择引脚。
PCI时钟输出，不影响PCI_STOP ＃
频率选择引脚。
PCI时钟输出，不影响PCI_STOP ＃
PCI时钟输出。
3.3V的LVTTL输入，用于选择当前的乘法器，用于CPU输出。
时钟输出的超级I / O / USB默认为24MHz
48MHz的输出时钟
模拟电源3.3V
定义为2X PCI AGP输出。这些可能不会停止。
异步低电平有效输入引脚用于关断器件进入
低功耗状态。内部时钟被禁止和VCO和
晶都停了下来。的断电延时会不会更大
超过3毫秒。
该引脚作为一个双功能输入引脚VTT_PWRGD和PD ＃信号。
当VTT_PWRGD变高的频率选择在将被锁定
上电后的引脚为低电平有效的异步掉电
引脚。
2
数据引脚为I C电路， 5V容限
2
对I C电路可承受5V时钟引脚
描述
REF0
FS1
OUT
IN
REF1
FS2
OUT
IN
REF2
GND
X1
X2
ZCLK （1： 0）
PCI_STOP ＃
FS3
PCICLK_F0
FS4
PCICLK_F1
PCICLK （ 5:0）
MULTISEL
24_48MHz
48MHz
AVDD
AGPCLK （1： 0）
PD ＃
OUT
PWR
IN
OUT
OUT
IN
IN
OUT
IN
OUT
OUT
IN
OUT
OUT
PWR
OUT
IN
33
VTT_PWRGD
34
35
38
SDATA
SCLK
IN
I / O
IN
I REF
OUT
该引脚建立基准电流为CPUCLK的
对。该引脚需要一个固定的精密电阻连接到地
为了建立适当的电流。
"Complementary"时钟的差分对CPU输出。这些时钟
有180°的相位差的SDRAM时钟。这些漏极开路输出
需要外接1.5V的上拉。
"True"时钟的差分对CPU输出。这些时钟的相位相同
与SDRAM的时钟。这些漏极开路输出，需要一个外部上拉1.5V
了。
停止所有CPUCLKs时钟的逻辑0电平，当MODE引脚处于移动
模式
SDRAM时钟输出。
43, 39
CPUCLKC （1： 0）
OUT
44, 40
45
47
CPUCLKT （1： 0）
CPU_STOP ＃
SDRAM
OUT
IN
OUT
第三方的品牌和名称均为其各自所有者的财产。
2
